Elektroda.pl
Elektroda.pl
X
Please add exception to AdBlock for elektroda.pl.
If you watch the ads, you support portal and users.

Rzadko zadawane pytania: Izolacja przetworników SAR ADC

ghost666 06 Feb 2022 10:27 762 1
Computer Controls
  • Rzadko zadawane pytania: Izolacja przetworników SAR ADC
    Pytanie: Jak dodać izolację do mojego ADC bez szkody dla jego parametrów?

    Odpowiedź: W przypadku przetworników analogowo-cyfrowych (ADC) o wysokich parametrach, jedno oko musi obserwować izolowane linie zegarów i danych, a drugie izolowane zasilanie.

    Przetworniki ADC o sukcesywnej aproksymacji (SAR) były tradycyjnie używane w celu uzyskania niższych częstotliwości próbkowania i rozdzielczości. Obecnie dostępne są szybkie, precyzyjne 20-bitowe przetworniki SAR ADC z częstotliwością próbkowania do 1 MSPS, takie jak LTC2378-20. A także ADC z nadpróbkowaniem SAR osiągające 32-bitową rozdzielczość, np. LTC2500-32. Podczas projektowania pod kątem tak wysokich parametrów pozwalających w pełni wykorzystać możliwości ADC potrzebny jest bardzo niski poziom szumów w całym łańcuchu sygnałowym. Gdy wymagana jest dodatkowa izolacja dla łańcucha sygnału, wpłynie to na uzyskiwane parametry.

    Należy wziąć pod uwagę trzy zagadnienia związane z zapewnieniem izolacji galwanicznej:

    * Izolowane zasilanie, aby zapewnić zasilanie strony wtórnej;
    * Izolacja linii danych w celu zapewnienia izolacji ścieżki;
    * Izolacja sygnału zegara dla ADC (przykładowo zegar lub sygnał konwersji), w przypadku, gdy zegar nie jest generowany po stronie wtórnej systemu.

    Izolowana moc (porównanie topologii Flyback i Push-Pull)

    Przetwornice typu Flyback są szeroko wybierane do realizacji izolowanego zasilania. Rysunek 1 pokazuje prostotę przetwornicy o topologii flyback, która potrzebuje jedynie kilku komponentów zewnętrznych. Przetwornice Flyback mają tylko jeden zintegrowany klucz. Ten element może być głównym źródłem szumów wpływającym na wydajność łańcucha sygnału. W przypadku konstrukcji analogowych o wysokiej wydajności przetwornica flyback charakteryzuje się wieloma nieciągłościami sygnału, a także dużym poziomem emitowanego promieniowania elektromagnetycznego zwanego EMI, które może ograniczać wynikowe parametry całego obwodu.

    Rzadko zadawane pytania: Izolacja przetworników SAR ADC
    Rys.1. Typowa topologia konwertera flyback.


    Rysunek 2 przedstawia prąd w uzwojeniach transformatora L1 i L2. Prądy w uzwojeniach pierwotnym (L1) i wtórnym (L2) w krótkim czasie przeskakują od wartości wysokich do zera. Impulsy prądowe można zobaczyć na wykresach I(L1)/I(L2) na rysunku 3. Prąd i energia gromadzą się w indukcyjności uzwojenia pierwotnego i są przenoszone do indukcyjności po stronie wtórnej, gdy klucz przetwornicy jest wyłączony. Tworzy to stany nieustalone. Te fazy wynikają z szumów przełączania i muszą zostać zredukowane, a co za tym idzie — do projektu należy wstawić tłumiki i filtry. Oprócz dodatkowych filtrów inną wadą topologii flyback jest to, że wykorzystanie materiału magnetycznego jest niskie, co prowadzi do konieczności instalowania większych transformatorów ze względu na wymagane wysokie indukcyjności. Co więcej, gorące pętle konwertera flyback są duże i niełatwe w zarządzaniu na PCB. Więcej informacji na ich temat można znaleźć w nocie aplikacyjnej AN13 [którą publikowałem już na forum w języku polskim tutaj — przyp. red.].

    Kolejnym wyzwaniem dla przetwornicy flyback jest zmiana częstotliwości przełączania. Rysunek 3 przedstawia adaptację częstotliwości spowodowaną zmianą obciążenia. Jak widać na rysunku 3a, t1 < t2. Oznacza to, że przełączenie częstotliwości pracy kluczy występuje, gdy prąd obciążenia spada od wyższego I1 do niższego I2. Wahania częstotliwości powodują wewnętrzny szum w nieprzewidywalnych momentach. Ponadto częstotliwości również będą się różnić w zależności od konkretnego układu, co utrudnia ich rozgraniczanie, ponieważ inne filtrowanie byłoby wymagane dla każdej pojedynczej płytki drukowanej. Przyjmując 20-bitowy przetwornik SAR ADC z zakresem wejściowym 5 V, jeden LSB odpowiada napięciu na poziomie około 5 µV. Błędy wprowadzane przez szum EMI powinny wynosić zatem poniżej 5 μV, co oznacza, że nie należy wybierać topologii flyback podczas izolowania mocy dla precyzyjnych przetworników ADC.

    Rzadko zadawane pytania: Izolacja przetworników SAR ADC
    Rys.2. Prądy przełączania LT8301 w uzwojeniach transformatora.


    Rzadko zadawane pytania: Izolacja przetworników SAR ADC
    Rys.3. (a) Zmiana częstotliwości LT8301; (b) ze zbliżeniem zmiany częstotliwości z 2,13 ms do 2,23 ms.


    Istnieją inne izolowane architektury zasilania o niższych poziomach emisji promieniowania elektromagnetycznego. Przetwornice o topologii push-pull są znacznie lepiej przystosowane do pracy w środowiskach czułych na poziom promieniowanego EMI niż układy flyback. Stabilizatory impulsowe push-pull, takie jak LT3999 oferują możliwość synchronizacji zegara z ADC i pomagają osiągnąć wysoką wydajność układu. Rysunek 4 pokazuje LT3999 w izolowanym obwodzie zasilania z synchronizacją z zegarem próbkującym układu ADC. Należy pamiętać, że kondensator łączący pierwotną i wtórną stronę przetwornicy zapewnia szumowi przełączania ścieżkę powrotną do bazowej masy, aby uniknąć efektów powstawania zakłóceń współbieżnych w układzie. Ten kondensator może być zrealizowany jako element PCB — z zachodzącymi na siebie płaszczyznami wylewek po stronie pierwotnej i wtórnej — albo z prawdziwym kondensatorem wlutowanym w układ.

    Rzadko zadawane pytania: Izolacja przetworników SAR ADC
    Rys.4. LT3999 ze stabilizatorem o ultraniskim poziomie szumów.


    Rysunek 5 pokazuje przebiegi prądu na transformatorze (zarówno prąd po stronie pierwotnej, jak i wtórnej). Co zapewnia lepsze wykorzystanie transformatora i wydajniejsze zachowanie EMI.

    Rzadko zadawane pytania: Izolacja przetworników SAR ADC
    Rys.5. Przebiegi prądu w układzie z LT3999.


    Rysunek 6 obrazuje synchronizację z zewnętrznym sygnałem zegara. Koniec fazy akwizycji zbiega się w czasie z dodatnią krawędzią przebiegu na pinie synchronizującym. W rezultacie nastąpi długi okres: „ciszy” w napięciu zasilania wynoszący około 4 µs. Umożliwia to przetwornikowi spróbkowanie sygnału wejściowego w tym czasie i eliminację do minimum efektów przejściowych powodowanych przez przetwornicę impulsową. Przetwornik LTC2378-20 ma czas akwizycji równy 312 ns, który jest idealny dla bezszumnego okna trwającego < 1 µs.

    Rzadko zadawane pytania: Izolacja przetworników SAR ADC
    Rys.6. LT3999 i relacja przełączania do pinu synchronizacji.


    Izolacja linii danych

    Izolację danych można wykonać za pomocą izolatorów cyfrowych, np. tych z rodziny ADuMx. Te izolatory są dostępne dla wielu standardowych interfejsów, takich jak SPI, I²C, CAN itp. Na przykład układ ADuM140 może być używany do izolacji interfejsu SPI. Aby osiągnąć izolację danych, sygnał SPI, zegar SPI i inne linie — SDO, SCK i Busy — wystarczy podłączyć do układu izolatora. W izolacji danych energia elektryczna jest przenoszona ze strony pierwotnej na wtórną przez barierę izolacyjną, wykorzystując sprzężenie indukcyjne. Należy dodać tylko ścieżkę powrotną dla prądu, co jest realizowane przez kondensator rozpięty pomiędzy wtórną i pierwotną stroną układu. Ten kondensator może być zbudowany na płytce drukowanej z zachodzącymi na siebie płaszczyznami lub jako fizyczny element.

    Izolacja zegara

    Kolejnym ważnym zadaniem jest izolacja linii zegara. Przy wysokiej klasy ADC z 20 bitami rozdzielczości pracującym pod częstotliwością próbkowania 1 MHz (tak jak np. układ LTC2378-20) możliwe jest osiągnięcie stosunku sygnału do szumu (SNR) na poziomie 104 dB SNR. Aby uzyskać tak wysoki SNR, niezbędny jest zegar wolny od szumu fazowego (jittera). To nakłada pewne wymagania na wykorzystany izolator galwaniczny. Z tego powodu nie można między innymi zastosować standardowego izolatora, takiego jak układ z serii ADuM14x. Ograniczyłby on parametry ADC, ponieważ dodaje jitter do zegara. Więcej szczegółów można znaleźć w nocie projektowej DN1013.

    Rysunek 7 przedstawia teoretyczny limit SNR w funkcji częstotliwości sygnału dla różnych typów szumów fazowych zegara. Przetworniki ADC o wysokich parametrach, takie jak LTC2378 mają jitter zegara wynoszący 4 ps, co daje teoretyczny limit 106 dB przy 200 kHz na wejściu.

    Rzadko zadawane pytania: Izolacja przetworników SAR ADC
    Rys.7. Wpływ jitter zegara na parametry szumowe ADC.


    Możliwe jest zastosowanie również bardziej złożonych systemów czyszczenia przebiegu zegarowego, jak pokazano na rysunku 11. Układ ten stosuje pętlę PLL do regeneracji zegara. Aby podzielić sygnał przez 2 na wyjściu, można posłużyć się np. ADF4360-9 wraz z układem na przerzutniku. AD7760 użytkuje zegar 1,1 MHz.

    Rzadko zadawane pytania: Izolacja przetworników SAR ADC
    Rys.8. Izolacja sygnału zegarowego z wykorzystaniem standardowego izolatora.


    Klasyczne podejście do izolacji sygnału zegarowego pokazano na rysunku 8. Układ ten zawiera wysokiej klasy izolator cyfrowy, taki jak ADuM250N, który charakteryzuje się szumem fazowym na poziomie 70 ps rms. Jeśli celem jest osiągnięcie SNR w proporcji 100 dB lub lepiej, to należy liczyć się z ograniczeniem częstotliwości próbkowania do 20 kHz z uwagi na szum fazowy izolatora. Zoptymalizowany układ izolatora zegara, np. z LTM2893 zapewnia redukcję szumu fazowego do 30 ps rms, co przekłada się na zwiększenie pasma dla tych samych, co powyżej parametrów do 50 kHz.

    Rzadko zadawane pytania: Izolacja przetworników SAR ADC
    Rys.9. Izolacja zegara z wykorzystaniem dedykowanego izolatora sygnałów LVDS.


    Rysunek 9 pokazuje użycie izolatora sygnałów dedykowanego dla LVDS. Układ ADN4654 zapewnia jitter równy 2.6 ps, co jest bardzo bliskie idealnym parametrom dla tego ADC. Ograniczenie SNR dla takiego szumu fazowego przy sygnale wejściowym o częstotliwości 100 kHz wynosi 110 dB.

    Rzadko zadawane pytania: Izolacja przetworników SAR ADC
    Rys.10. Izolacja zegara z wykorzystaniem układu z pętlą PLL do czyszczenia przebiegu.


    Na rysunku 10 pokazano użytek układu ADF4360-9 do odszumienia sygnału zegarowego z zastosowaniem pętli PLL.

    Rzadko zadawane pytania: Izolacja przetworników SAR ADC
    Rys.11. Układ ADF4360-9 wykorzystany do regeneracji zegara po stronie wtórnej.


    Układ taki jak LTC2378 (1 MSPS SAR ADC) nie będzie bezpośrednio wspierany, ale można użyć przerzutnika do podzielenia zegara na pół.

    Rzadko zadawane pytania: Izolacja przetworników SAR ADC
    Rys.12. Przerzutnik stosowany do obniżania zegara w LTC2378.


    Rzadko zadawane pytania: Izolacja przetworników SAR ADC
    Rys.13. Generowanie zegara po izolowanej (wtórnej) stronie.


    Rysunek 13 pokazuje rozwiązanie z lokalnie generowanym sygnałem zegarowym — to kolejna opcja uzyskania zegara o wymaganej wydajności w zakresie jittera. Lokalne generowanie komplikuje architekturę taktowania, ponieważ wprowadza do systemu domeny zegara asynchronicznego. Na przykład, jeśli chcesz użyć dwóch oddzielnych izolowanych przetworników ADC, zegary będą się różnić pomiędzy sobą częstotliwością bezwzględną. A więc należy dodać do układu blok konwersji częstotliwości próbkowania, aby ponownie dopasować do siebie oba zegary.

    Podobne problemy dotyczą również przetworników ADC sigma-delta, takich jak AD7760. Tutaj ważnym sygnałem zegarowym jest zegar oversamplingu, który musi być wolny od jittera przy np. 40 MHz. W takim przypadku nie są wymagane żadne dodatkowe dzielniki.

    Podsumowanie

    Izolowane przetworniki ADC o wysokiej wydajności wymagają starannego izolowania i rozważenia różnych technik, aby osiągnąć odpowiednie parametry, szczególnie SNR powyżej 100 dB. Baczną uwagę należy zwrócić na izolowanie sygnału zegarowego, ponieważ wpływ jittera zegara może łatwo pogorszyć parametry systemu.

    Po drugie, należy pamiętać o izolowaniu zasilania. Proste topologie izolacji, takie jak flyback wprowadzają wysoki poziom zakłóceń EMI. Aby uzyskać lepsze parametry trzeba zastosować przetwornice o topologii push-pull.

    Izolacja danych to trzeci problem, chociaż jest on mniej ważny — standardowe dostępne układy izolujące oferują dobre parametry. A izolacja linii danych ma mniejszy wpływ na ogólne osiągi systemu.

    Zajęcie się tymi trzema tematami umożliwia projektantowi opracowanie systemu izolowanego o bardzo dużych możliwościach i wysokich parametrach.

    Źródło: https://www.analog.com/en/analog-dialogue/raqs/raq-issue-189.html

    Cool? Ranking DIY
    Can you write similar article? Send message to me and you will get SD card 64GB.
    About Author
    ghost666
    Translator, editor
    Offline 
    Fizyk z wykształcenia. Po zrobieniu doktoratu i dwóch latach pracy na uczelni, przeszedł do sektora prywatnego, gdzie zajmuje się projektowaniem urządzeń elektronicznych i programowaniem. Od 2003 roku na forum Elektroda.pl, od 2008 roku członek zespołu redakcyjnego.
    ghost666 wrote 11302 posts with rating 9540, helped 157 times. Live in city Warszawa. Been with us since 2003 year.
  • Computer Controls
  • #2
    spec220
    Level 27  
    Co do izolowania zasilania w przypadku kiedy urządzenie będzie zasilane z sieci 230VAC należy też obok synchronizacji przetwornicy z zegarem taktującym uwzględnić także możliwą synchronizację z przebiegiem napięcia sieci zasilającej. Fakt że ograniczy to szybkość próbkowania, ale w niektórych przypadkach nie jest ona aż tak kluczowa co jakość sygnału, która może być nieco zaśmiecona tzw. "brumami" przedostającymi się poprzez stałą dielektryczną samego trafo (pojemność) jak również upływności...

    Rozwiązaniem bardziej komfortowym dla urządzenia może być np. izolowanie samych przetworników ADC przy wykorzystaniu fotowoltaiki. Czyli zasilanie energooszczędnych przetworników laserem, albo z maleńkich ogniw zintegrowanych z techniką LED. Samo źródło światła można zasilić z przetwornicy synchronicznej bądź asynchronicznej w zależności od natężenia EMI oraz odległości zasilacza od przetworników ADC jak również ekranowania.

    Kolejną sprawą jest linia zegarowa którą przy okazji też można zasilić oddzielną linią fotowoltaiczną, a sprzężenie CLK realizować poprzez transoptor laserowy wykonany w klasie światłowodowej...