Firma Agile Analog, która otworzyła biuro projektowe w Chinach na początku stycznia tego roku, podpisała umowę z pierwszym chińskim licencjobiorcą na swoje automatycznie generowane bloki konstrukcyjne IP dla wielu producentów półprzewodników i węzłów procesowych. Analogowe IP marki zostanie zintegrowane z układem kontrolera SSD obsługującym takie obszary jak stabilizatory napięcia odniesienia wykorzystujące pasmo wzbronione półprzewodnika, resetowanie po włączeniu układu, cyfrowy czujnik temperatury i system pomiaru prądu.
Lisa Yang, kierująca działaniami Agile Analog w tym regionie, mówi, że te konfigurowalne bloki IP pozwalają zaoszczędzić na projektach chipów, wprowadzając funkcje analogowe, które zwykle są obsługiwane przez komponenty dyskretne. Analogowe obwody IP z biblioteki Composa firmy mogą być generowane automatycznie w celu dostosowania ich do specyfikacji projektantów konkretnych układów scalonych i technologii wybranego procesu. Co więcej, można je zregenerować za pomocą PDK, gdy twórca chipów przejdzie do innej fabryki lub ograniczy konstrukcję, aby dopasować całość do procesu technologicznego z mniejszym wymiarem charakterystycznym. Jak dotąd bloki analogowego IP musiały być ręcznie przeprojektowywane dla każdej aplikacji i węzła procesu produkcyjnego. Dlatego też niektóre cenne wysiłki inżynierów musiały się skupiać na ponownym wdrożeniu konceptu chipa podczas np. przeprowadzki do innego zakładu.
Poza konfigurowalnymi, niezależnymi od węzłów procesowych, blokami konstrukcyjnymi analogowych IP w Agile Analog wiele się obecnie dzieje. Najpierw w kwietniu 2022 roku dostawca analogowego IP z Cambridge w Anglii utworzył nowe biuro inżynieryjne w Edynburgu w Szkocji, a następnie w maju tego roku w ramach: "zmiany warty w górnym kubiku", Barry Paterson został mianowany nowym dyrektorem generalnym Agile Analog.
Źródło: https://www.planetanalog.com/a-chinese-ssd-controller-chip-licenses-analog-ip-circuits/
Lisa Yang, kierująca działaniami Agile Analog w tym regionie, mówi, że te konfigurowalne bloki IP pozwalają zaoszczędzić na projektach chipów, wprowadzając funkcje analogowe, które zwykle są obsługiwane przez komponenty dyskretne. Analogowe obwody IP z biblioteki Composa firmy mogą być generowane automatycznie w celu dostosowania ich do specyfikacji projektantów konkretnych układów scalonych i technologii wybranego procesu. Co więcej, można je zregenerować za pomocą PDK, gdy twórca chipów przejdzie do innej fabryki lub ograniczy konstrukcję, aby dopasować całość do procesu technologicznego z mniejszym wymiarem charakterystycznym. Jak dotąd bloki analogowego IP musiały być ręcznie przeprojektowywane dla każdej aplikacji i węzła procesu produkcyjnego. Dlatego też niektóre cenne wysiłki inżynierów musiały się skupiać na ponownym wdrożeniu konceptu chipa podczas np. przeprowadzki do innego zakładu.
Poza konfigurowalnymi, niezależnymi od węzłów procesowych, blokami konstrukcyjnymi analogowych IP w Agile Analog wiele się obecnie dzieje. Najpierw w kwietniu 2022 roku dostawca analogowego IP z Cambridge w Anglii utworzył nowe biuro inżynieryjne w Edynburgu w Szkocji, a następnie w maju tego roku w ramach: "zmiany warty w górnym kubiku", Barry Paterson został mianowany nowym dyrektorem generalnym Agile Analog.
Źródło: https://www.planetanalog.com/a-chinese-ssd-controller-chip-licenses-analog-ip-circuits/
Cool? Ranking DIY