Elektroda.pl
Elektroda.pl
X

Search our partners

Find the latest content on electronic components. Datasheets.com
Please add exception to AdBlock for elektroda.pl.
If you watch the ads, you support portal and users.

Jak w układach CPLD ALTER'y zaprogramować daną bramkę w ....

smiga 07 Apr 2003 10:44 1345 3
  • #1
    smiga

    Level 12  
    Witam
    Czy wie ktoś z szanownych koleżanek i kolegów jak w układach CPLD ALTER'y zaprogramować daną bramkę w konkretnej makrokomórce.
    Pracuję w MAX+Plus II i potrzebuję zrobić linię opóźniającą wewnątrz "kości" np. EPM7064. Chcę przepuścić sygnał przez dane konkretne bramki w strukturze i zasymulować to w MAX+Plus II. System ten przewiduje element typu LCELL, który ma chyba opóźnienie jak cała makrokomórka (na poziomie 5-7 ns). Mnie intersejują opóźnienia na pojedynczych bramkach "w środku" na poziomie 200-500ps.
    Proszę o pomoc - może ktoś "walczył" z takim problemem - może z innymi układami lub w innym systemie niż MAX... Altery.
    Pozdrawiam
    Arek
  • #2
    elektryk
    Level 42  
    Pewnie nie auktualne, ale robie coś w MAX+PLUS i przy okazji znalazłem że kompilator ma możliwość przypisanie określonych node do makrocel. Jest to opcja w kompilatorze z menu Assign -> pin/location/chip.
    Ja mam za to inne pytanie do MAX+PLUS, pisze kod w VHDL i chciałbym zobaczyć jaki jest wynik działania kompilatora (tzn zobaczyć układ na bramkach) lub chociaż jakiś wskaznik na ile % chip jest wewnątrz "zajęty" przez dany układ.
    PS teraz chyba załapałem o co chodziło w pytaniu, chyba nie jest to możliwe bo zawsze i tak wyjście z matrycy trafia na makrocele i stamtąd ewentalnie do pinu albo spowrotem do matrycy.
  • #3
    kiksik
    Level 14  
    smiga wrote:
    Witam
    Czy wie ktoś z szanownych koleżanek i kolegów jak w układach CPLD ALTER'y zaprogramować daną bramkę w konkretnej makrokomórce.
    Pracuję w MAX+Plus II i potrzebuję zrobić linię opóźniającą wewnątrz "kości" np. EPM7064. Chcę przepuścić sygnał przez dane konkretne bramki w strukturze i zasymulować to w MAX+Plus II. System ten przewiduje element typu LCELL, który ma chyba opóźnienie jak cała makrokomórka (na poziomie 5-7 ns). Mnie intersejują opóźnienia na pojedynczych bramkach "w środku" na poziomie 200-500ps.
    Proszę o pomoc - może ktoś "walczył" z takim problemem - może z innymi układami lub w innym systemie niż MAX... Altery.
    Pozdrawiam
    Arek

    W MAX+PLUS II jes FLoor plan editor - on daje możliwość przypisywania zasobów do odpowiednich bloków/elementów projektu, ale technologia opóźniania poprzez wkładanie bramek nie jest zbyt odpowiednia do układów cyfrowych. Żeby to było możliwe musiałbyś wyłączyć wszelką minimalizację i optymalizację funkcji kompilatora, ponadto zrobić cały projekt na bramkach i elementach jakie są w strukturze (tam nie ma wszystkich typów bramek , tylko są pewne z których uzyskuje się inne bramki). Generalnie chodzi o to że nie przewidzisz opóźnień wewnątrz układu, gdyż każda bramka w innym egzemplarzu MAXa produkcyjnie-czasowo będzie nieco inna , i nie robi się projektów układów cyfrowych na propagacji w imię zasad dobrego projektu. Należy zaprojektowac logikę z automatami synchronicznymi i tak aby była przewidywalna w dowolnym produkcyjnym układzie... Przemyśl swój projekt. :wink:
  • #4
    kiksik
    Level 14  
    elektryk wrote:

    Ja mam za to inne pytanie do MAX+PLUS, pisze kod w VHDL i chciałbym zobaczyć jaki jest wynik działania kompilatora (tzn zobaczyć układ na bramkach) lub chociaż jakiś wskaznik na ile % chip jest wewnątrz "zajęty" przez dany układ.

    Jest to w pliku .rpt - raport - tam masz % zajetych rzędów kolumn , matryzy, makrokomórek i całości układu. Plik ten jest tworzony w fazie kompilacji automatycznie.