Wartość technologii obudów układów półprzewodnikowych w dobie heterogenicznej integracji

Wraz ze wzrostem zapotrzebowania na wysokowydajne systemy półprzewodnikowe, rynek tych elementów zwraca większą uwagę na znaczenie: „procesu pakowania”, czyli umieszczania tego typu struktur w ich obudowach. Zgodnie z tym trendem, firma SK Hynix masowo wytwarza zaawansowane produkty w obudowach opartych na założeniach rozwiązania HBM3 (High Bandwidth Memory 3). A jednocześnie koncentruje się na inwestycjach w linie produkcyjne i zabezpieczeniu środków na rozwój przyszłych technologii obudów kolejnych generacji. Niektóre przedsiębiorstwa, które wcześniej skupiały się na technice produkcji pamięci półprzewodnikowych, inwestują więcej w rozwiązania dotyczące obudów niż firmy OSAT (Outsourced Semiconductor Assembly and Test: podmiot wykwalifikowany w pakowaniu i testowaniu półprzewodników przygotowanych w innych zakładach), które specjalizują się w danym zakresie. Trend ten wynika z przekonania, że ​​technologia obudów wzmocni konkurencyjność branży i działających w jej ramach marek.

Poniższy artykuł zawiera przystępny przegląd rozwiązań odnoszących się do obudów układów scalonych, które ze względu na swoją złożoność często uznawane są za zbyt trudny temat dla ogółu społeczności skupionej wokół zagadnienia. Przeanalizowane zostanie znaczenie, rola i ewolucja technologii, a następnie poddana ocenie będzie ścieżka rozwoju techniki pakowania w firmie SK Hynix, która doprowadziła do obecnego skupienia się jej na heterogenicznej integracji. Na koniec przedstawimy kierunek przyszłego postępu tej marki.

Znaczenie i rola technologii pakowania

Najpierw przyjrzyjmy się czterem głównym funkcjom procesu obudów. Pierwszym i najbardziej podstawowym celem jest ochrona układu półprzewodnikowego przed czynnikami zewnętrznymi lub uszkodzeniami. Drugie założenie to przesyłanie zasilania do chipa, aby umożliwić jego działanie. A trzecie skupia się na zapewnieniu połączenia dla układu w celu realizacji funkcji wejścia i wyjścia sygnałów elektrycznych podczas jego pracy. Ostatnią rolą jest odpowiednie odprowadzanie ciepła generowanego przez chip, aby zagwarantować im stabilne operowanie. Od niedawna ta konkretna funkcja — zarządzanie ciepłem — staje się coraz ważniejsza. Rolę obudowy można zobaczyć na rysunku 1. Na przykład istnieje znaczna różnica między skalą wymaganą przez system a tą zapewnianą przez CMOS, ale można je połączyć za pomocą technologii wspólnego pakowania. Podobnie istnieje luka między gęstością niezbędną dla systemu a tą, którą może zagwarantować CMOS. Ten problem uda się rozwiązać poprzez proces pakowania, ponieważ pomaga on zwiększyć gęstość układów CMOS. Innymi słowy, technika pakowania działa jak pomost między urządzeniami i systemami półprzewodnikowymi. Znaczenie tej metody integracji rośnie zatem stopniowo.



Trzy etapy rozwoju obudów: konkurencja w stosie, konkurencja w zakresie wydajności i konwergencja

Badając historię technologii pakowania, można ją podzielić na trzy główne epoki. W przeszłości pojedyncza obudowa zawierała tylko jeden chip półprzewodnikowy. W rezultacie całość była prosta i nie miała cech wyróżniających, a wartość dodana była niewielka. Jednak na początku XXI wieku, wraz z przejściem na opakowanie FBGA, rozpoczęło się umieszczanie wielu układów w jednym opakowaniu. Można to nazwać: „erą układania w stosy”, gdyż struktury w chipach lokowano właśnie w taki sposób; formy obudów były zróżnicowane i powstawały różne produkty pochodne w zależności od kombinacji układów. W tym czasie pojawił się również MCP (pakiet wieloukładowy, uzyskiwany przez pionowe usytuowanie dwóch lub więcej odmiennych typów półprzewodników), który implementuje DRAM i NAND w tej samej obudowie.

Druga era została zainicjowana po 2010 roku, kiedy pojawiła się metoda spajania za pomocą wypustek na chipie. W efekcie nastąpiły zmiany w szybkości działania i marginesach parametrów urządzenia. Okres ten można nazwać: „erą zwiększania wydajności”, ponieważ technologia pakowania przed 2010 rokiem zasadniczo obejmowała łączenie metalowych drutów. Jednak wprowadzenie wypustek na chipach skróciło ścieżkę sygnału, co pozwoliło osiągnąć wyższe prędkości komunikacji. Tymczasem technika układania elementów w stos wykorzystująca TSV (Through-Silicon Via — technologia łączenia spożytkowująca tysiące drobnych otworów wywierconych w krzemie w chipach DRAM do łączenia górnej i dolnej warstwy z elektrodami, które penetrują strukturę pionowo) drastycznie zwiększa liczbę wejść/wyjść. Prowadzi to do połączenia 1024 szerokich wejść/wyjść (standardowa pamięć DRAM ma do 64 wejść/wyjść, podczas gdy HBM3 — maksymalnie 1024 szerokie), co umożliwiło uzyskanie wysokiej prędkości operacyjnej, nawet przy niskim napięciu zasilania. W dobie konkurencyjności w zakresie parametrów chipów, ta zmieniała się w zależności od rozwiązań obudów, co staje się ważnym czynnikiem spełniania wymagań klientów. Ponieważ sukces lub porażka firmy może zależeć od obecności bądź braku technologii obudów, wartość tej techniki stale rośnie.

Trzeci i ostatni etap rozpoczął się w 2020 roku i opiera się na wszystkich dotychczasowych rozwiązaniach odnoszących się do pakowania. Można go uznać za: „erę konwergencji”. Jako że wymaga technologii, która może łączyć różne rodzaje układów scalonych w pojedynczej obudowie, a także konsolidować wiele części w jeden moduł, tworząc gotowy system. Obecnie sama technika pakowania może stać się rozwiązaniem systemowym, a klientom można dostarczać niestandardowe opcje w zakresie obudów, aby umożliwić produkcję nawet małych partii. W tym momencie samo posiadanie odpowiednich technologii pakowania decyduje o sukcesie firmy.



Historia rozwiązań obudów SK Hynix

Technologia opakowań firmy SK Hynix przeszła znaczący rozwój we wszystkich wspomnianych epokach. Chociaż nie była ona wydatnie zróżnicowana aż do etapu konkurencyjności i układania w stosy, gdy rozpoczęła się era rywalizacji na poziomie wydajności, SK Hynix stał się znany ze swojej techniki obudów. W szczególności CoC (Chip-on-Chip — technologia pakowania przeznaczona do elektrycznego łączenia dwóch (lub więcej) struktur półprzewodnikowych razem bez potrzeby stosowania TSV), która spaja połączenia wypukłe i łączenie z wykorzystaniem klasycznych drucików, zapoczątkowała innowację oferującą większe prędkości i obniżone koszty. Obecnie jest to specjalistyczne rozwiązanie stosowane w produkcji i wytwarzaniu modułów o wysokiej gęstości w SK Hynix. Ponadto marka opracowała technologię MR-MUF8 i spożytkowuje ją w produktach HBM. Opcja ta poprawia jakość w ponad 100 000 mikrowypustek połączeń HBM. Dodatkowo wystarczająco zwiększyła ona liczbę ścieżek odprowadzania ciepła w porównaniu z konkurencją, ponieważ wykorzystuje formowany element uzupełniający (MUF — materiał do wypełniania układów, oparty na żywicy epoksydowej), który ma wysoką przewodność termiczną. Ten postęp pomógł SK Hynix podbić swój udział w rynku układów HBM i ostatecznie zająć wiodącą pozycję w sektorze HBM3.

Stosowana technologia MR-MUF (Mass Reflow Molded Underfill) odnosi się do procesu mocowania układów półprzewodnikowych do obwodów i wypełniania przestrzeni między chipami specjalnymi płynnymi żywicami epoksydowymi, podczas lokowania jednostek w stos. Dotychczas wykorzystywano do tego technikę NCF, która spożytkowuje specjalny rodzaj folii między strukturami półprzewodnikowymi. Metoda MR-MUF zapewnia około dwukrotnie większą przewodność cieplną w porównaniu z NCF i wpływa zarówno na szybkość procesu, jak i wydajność gotowych układów.

Dzisiaj, w erze konwergencji, firma SK Hynix promuje rozwój technologii Hybrid Bonding, która posiłkuje się spajaniem miedź do miedzi (Cu-to-Cu — Copper-to-Copper Bonding to jedna z hybrydowych metod łączenia w procesie pakowania, która zapewnia rozwiązanie dla odstępów 10 µm i mniejszych, dzięki całkowitemu wyeliminowaniu wypukłości na powierzchni struktury półprzewodnikowej i zastąpienie ich bezpośrednimi połączeniami miedź-miedź). Ponadto przedsiębiorstwo analizuje wiele opcji zastosowania różnych rozwiązań pakowania, w tym wykorzystanie fan-out RDL (warstwa redystrybucji — dodatkowa metalowa warstwa w obwodzie scalonym, która przekierowuje linie I/O w inne pożądane miejsca chipa, aby w razie potrzeby uzyskać lepszy dostęp do tych wyprowadzeń, co pozwala osiągnąć większą gęstość sygnałów).

Technologia Hybrid Bonding pozwala na mniejszy raster połączeń. A w związku z tym ma przewagę pod względem wysokości obudowy, ponieważ jest to opcja łączenia bez przerw, która nie wykorzystuje wypustków na strukturach półprzewodnikowych do lutowania poszczególnych elementów podczas układania układów scalonych w całość. Ponadto technika fan-out RDL ma zastosowanie na różnych platformach, dlatego firma SK Hynix planuje zużytkować ją podczas włączania pakietów z chipletami do głównej technologii. Niewielki raster i wielowarstwowa konstrukcja to kluczowe elementy fan-out, a SK Hynix ma na celu zabezpieczenie techniki RDL poniżej 1 mikrona lub na poziomie submikronowym do 2025 roku.



Technika obudów układów scalonych stanie się z pewnością ważnym środkiem dostarczania holistycznych rozwiązań systemowych, które wykraczają poza funkcje jednowymiarowe, takie jak ochrona delikatnych struktur półprzewodnikowych przed czynnikami zewnętrznymi, czy doprowadzanie do nich zasilania. Wkrótce firmy półprzewodnikowe będą musiały posiadać dostęp do zaawansowanych opcji obudów, aby stać się liderem w branży. Kilka lat temu duże przedsiębiorstwo produkcji kontraktowej w Azji Wschodniej nie tylko stworzyło nową działalność w obrębie układów typu system-in-package (SiP), dzięki technologii zwanej zintegrowanym pakowaniem fan-out (InFO), ale było również w stanie zwielokrotnić istniejący obszar biznesowy sprzedaży swoich usług. Ma to ogromne implikacje dla SK Hynix. Tak jak ta firma znana jest z produkcji kontrolerów, tak SK Hynix słynie z wytwarzania wysokowydajnych pamięci półprzewodnikowych pokroju HBM. Marka SK Hynix opracowała również zaawansowane rozwiązania pakowania, takie jak integracja heterogeniczna i RDL typu fan-out — kluczowe technologie obudów układów scalonych w nadchodzącej erze konwergencji. W rezultacie podmiot ten nie tylko odgrywa rolę producenta urządzeń zintegrowanych z pamięcią (IDM), ale także staje się całkowitym: „dostawcą rozwiązań”. A więc może przewodzić branży pamięci półprzewodnikowych w przyszłości.

Źródło: https://www.eetimes.com/the-value-of-semiconductor-packaging-technology-in-the-era-of-heterogeneous-integration/