Parcie na technologię 3 nm zmusza TSMC do zmagania się z nowymi narzędziami

Firma Taiwan Semiconductor Manufacturing Co. (TSMC) stara się sprostać zapotrzebowaniu swojego czołowego klienta Apple na chipy wytwarzane w technologii 3 nm. Według analityków, z którymi rozmawiał portal EE Times, walka przedsiębiorstwa z narzędziami i efektywnością produkcji utrudniła rozpoczęcie masowego wdrożenia 3 nm, jako wiodącej na świecie techniki. TSMC i Samsung, jego kolejny największy rywal w branży odlewniczej, ścigają się o pierwsze miejsce w wytwarzaniu układów 3 nm dla klientów takich jak Apple i Nvidia w zakresie obliczeń o wysokiej wydajności (HPC) i smartfonach. TSMC stało się ostatnim podmiotem, który ogłosił swoją pozycję w technologii 3 nm przy okazji prezentacji wyników kwartalnych w zeszłym tygodniu.

„Nasza technologia 3 nm jest pierwszą w branży półprzewodników gotową do produkcji na dużą skalę z dobrą wydajnością” — wskazał dyrektor generalny TSMC, C.C. Wei (na zdjęciu po prawej), podczas telekonferencji z analitykami. „Ponieważ zapotrzebowanie posiadanych klientów na N3 [terminologia TSMC dla 3 nm — przyp.red.] przekracza nasze możliwości dostaw, spodziewamy się, że N3 zostanie w pełni wykorzystane w 2023 roku, przez HPC, jak i smartfony. Oczekuje się, że znaczny udział w zyskach z N3 obserwowany będzie w trzecim kwartale, a N3 zapewnić ma, średnio, jednocyfrowy procent naszych całkowitych przychodów z produkcji chipów w 2023 roku”.

TSMC, Samsung i Intel dążą do objęcia przywództwa technologicznego, aby służyć klientom, w tym Apple, Nvidia i innym, którzy projektują procesory do centrów danych. Ewentualny lider wyścigu do 3 nm zgarnie lwią część profitów w obszarze produkcji kontraktowej, która przez dziesięciolecia wyprzedzała rozwój całej branży półprzewodników. Według Mehdiego Hosseiniego, starszego analityka ds. badań giełdowych w Susquehanna International Group, na razie to TSMC utrzymuje się na pierwszym miejscu.

Teraz główna trudność, z punktu widzenia fabryk polega na tym, aby niezwykle drogie narzędzia produkcyjne, kupowane od wielu dostawców, współdziałały razem z najwyższą wydajnością. „Naszym zdaniem firma TSMC pozostaje preferowanym wyborem dla producentów kontraktowych najnowocześniejszych węzłów. To dlatego, że Samsung Foundry musi jeszcze zademonstrować stabilną technologię procesową, a IFS [Intel Foundry Services] dzieli, póki co wiele lat od zaoferowania konkurencyjnego rozwiązania” — wskazuje Hosseini w raporcie, który dostarczył EE Times.

Wiodący klienci

Według Hosseiniego w drugiej połowie 2023 roku TSMC zwiększy liczbę procesorów Apple A17 i M3 produkowanych w węźle N3. A także zaoferuje jednostki serwerowe oparte na układach ASIC, wytwarzanych w N4 i N3. TSMC będzie również przygotowywać chipy graficzne Intel Meteor Lake w technologii N5, procesory Genoa dla AMD i Grace dla Nvidia w węzłach N5 oraz N4. Wytwarzany ma być również procesor graficzny Nvidia H100. Ten zaprojektowany jest do wykorzystania węzła N5, jak wskazał Hosseini w swoim raporcie.

Apple zapłaci TSMC za wytwarzane, dobre chipy, a nie standardowe ceny produkcji całych wafli — przynajmniej przez pierwsze trzy do czterech kwartałów wdrażania technologii N3. A więc do momentu, gdy rentowność w tym węźle wzrośnie do poziomu około 70%, przekazał Brett Simpson (na zdjęciu po lewej), starszy analityk w Arete Research, w raporcie dostarczonym do EE Times.

„Uważamy, że w pierwszej połowie 2024 roku TSMC przejdzie do normalnych stawek opartych na płytkach dla N3 dostarczanych do Apple, po średnich cenach sprzedaży około 16-17 000 dolarów” — powiedział Simpson. „Obecnie sądzimy, że wydajność produkcji N3 w TSMC dla procesorów A17 i M3 wynosi około 55% [to poprawny poziom na tym etapie rozwoju N3 — przyp.red.]. TSMC planuje zwiększyć efektywność o około 5 punktów procentowych lub więcej w każdym kwartale”. W przypadku chipa dla iPhona — A17 — TSMC wykona 82 warstwy maski z rozmiarem matrycy przypuszczalnie w zakresie 100-110 mm², czytamy w raporcie Arete. Oznacza to wydajność około 620 chipów na wafel przy czteromiesięcznym cyklu produkcji, jak obliczono w dokumencie. Według Arete, układ M3 prawdopodobnie będzie miał powierzchnię około 135-150 mm², co przełoży się na 450 chipów na substrat. „Aktualnie TSMC koncentruje się na tej wczesnej fazie rozwoju, aby zoptymalizować efektywność i czas cyklu płytek w celu zwiększenia wydajności” — powiedział Simpson.

Hosseini wskazał ponadto, że TSMC opóźniło wprowadzenie do produkcji techniki 3 nm ze względu na konieczność wdrożenia technologii wielokrotnej ekspozycji przy pomocy litografii w ekstremalnym ultrafiolecie (EUV), oferowanej przez dostawcę narzędzi EUV, firmę ASML. „Podczas gdy wysoki koszt tworzenia wzorów w EUV sprawił, że stosunek wydatków do zysków w przypadku EUV jest nieatrakcyjny, poluzowanie zasad projektowania w celu zminimalizowania liczby warstw z wieloma ekspozycjami w EUV doprowadziło do wydatnie większego rozmiaru struktury” — wyjaśnia Hosseini. Dodał on, że: „prawdziwy” węzeł 3 nm nie będzie skalowalny, dopóki system EUV o wyższej przepustowości — NXE: 3800E — firmy ASML, nie będzie dostępny, a to ma się stać w drugiej połowie 2023 roku. NXE:3800E pomoże zwiększyć przepustowość linii do produkcji płytek o około 30% w stosunku do obecnego NXE:3600D, obniżając całkowity koszt litografii z wielokrotną ekspozycją w EUV, jak twierdzi Hosseini.

TSMC przyspieszy przyjęcie NXE:3800E. Planuje zrobić to w pierwszej połowie 2024 roku, gdy odlewnia skalować będzie N3E i inne odmiany węzła technologicznego 3 nm dla szerszej liczby klientów, oznajmia on dalej w raporcie.

TSMC otrzymuje pomoc od klienta Nvidii w zakresie litografii. Oprogramowanie i sprzęt: „cuLitho” przenosi kosztowne operacje na procesory graficzne Nvidia, co pomoże TSMC wdrożyć odwróconą litografię i głębsze uczenie się, zgodnie z tym, co zapowiada C.C. Wei. „Ostatnio widzieliśmy, jak TSMC nawiązało współpracę z Nvidią, Synopsys i ASML w zakresie produkcji w technologii 2 nm i nie tylko” — informuje Brad Lin, analityk ds. badań w Bank of America. „TSMC jest obecnie jedyną fabryką w tej grupie”.

Utrzymanie pozycji lidera

TSMC spodziewa się, że jego kolejny węzeł, N2, rozpocznie produkcję w 2025 roku. „W N2 obserwujemy wysoki poziom zainteresowania i zaangażowania klientów” — wskazał Wei. „Nasza technologia 2 nm będzie najbardziej zaawansowanym rozwiązaniem półprzewodnikowym w branży. Odnosi się to zarówno do gęstości, jak i sprawności energetycznej, kiedy zostanie wprowadzona, a także jeszcze bardziej rozszerzy naszą pozycję lidera technologicznego w przyszłości”.

Obecna korekta zapasów chipów, która realizowana jest w niemalże całym sektorze, była na wyższym poziomie niż oczekiwano w TSMC trzy miesiące temu i może przedłużyć się do trzeciego kwartału tego roku, podała firma. W rezultacie TSMC spodziewa się teraz, że jego przychody mogą spaść po raz pierwszy od prawie dekady. Marka będąca liderem branży elektronicznej prognozuje, że jej sprzedaż może podupaść nawet o kilka procent.



„Uważamy, że w przypadku innych graczy rynku produkcji kontraktowej, sprzedaż może obniżyć się bardziej niż w tym roku, przy standardowym, wygaszonym ożywieniu w drugiej połowie periodu” — powiedział Simpson. Pomimo pewnego załamania w sektorze, TSMC trzyma się tego samego budżetu na wydatki kapitałowe, co w zeszłym roku, ulokowanego gdzieś w przedziale pomiędzy 32 a 36 miliardów dolarów. W związku ze spadkiem spożytkowania sprzętu, TSMC liczy na odbicie w biznesie w trzecim kwartale bieżącego periodu. Wykorzystanie jest kluczowym wskaźnikiem rentowności. „Spodziewamy się, że mieszany wskaźnik spożytkowania spadnie w drugim kwartale 2023 roku do około 66%, a ten dla N7 poniżej 50%” — informuje Hosseini. „Zakładamy, że współczynniki wykorzystania odbiją w drugiej połowie 2023 roku, napędzane przez nowe produkty”.

Źródło: https://www.eetimes.com/tsmcs-3-nm-push-faces-tool-struggles/