logo elektroda
logo elektroda
X
logo elektroda
Adblock/uBlockOrigin/AdGuard mogą powodować znikanie niektórych postów z powodu nowej reguły.

Ewolucja technologii obudów układów scalonych i rola SK Hynix w jej rozwoju

ghost666 04 Lis 2023 11:03 798 1
  • Ewolucja technologii obudów układów scalonych i rola SK Hynix w jej rozwoju
    Współzałożyciel Intela, Gordon Moore, przewidział, że liczba tranzystorów w chipie będzie się podwajać co rok do dwóch lat. Prognoza ta, znana jako prawo Moora, sprawdzała się jeszcze do niedawna dzięki rozwojowi technologii miniaturyzacji wzorów naświetlania półprzewodników. Jednak prawo Moore’a może już wkrótce przestać obowiązywać, ponieważ postęp technologiczny osiągnął swoje granice, a koszty wzrosły w wyniku użycia coraz droższego sprzętu, takiego jak systemy litografii w ekstremalnym ultrafiolecie (EUV). Tymczasem nadal istnieje duże zapotrzebowanie rynku na stale udoskonalane technologie półprzewodnikowe. Aby wypełnić tę lukę, pojawiła się zaawansowana technologia pakowania półprzewodników.

    Chociaż zaawansowane obudowy dla chipów są bardzo złożone i obejmują szeroką gamę rozwiązań, podstawą pozostaje technologia wzajemnych połączeń (interkonektów). W poniższym artykule omówimy ewolucję technologii obudów układów scalonych oraz ostatnie wysiłki i osiągnięcia firmy SK Hynix, które przyczyniły się do rozwoju tej dziedziny.

    Znaczenie wzajemnych połączeń w zaawansowanych obudowach elektronicznych

    Po pierwsze, należy zauważyć, że technologia wzajemnych połączeń jest krytyczną i niezbędną częścią obudowy współczesnych układów scalonych. Chipy są ze sobą połączone w obudowie w celu zasilania, wymiany sygnałów i innego działania. Ponieważ prędkość, gęstość i funkcje produktu półprzewodnikowego zmieniają się w zależności od sposobu wykonania połączenia, metody połączeń wzajemnych stale ewoluują i rozwijają się.

    Oprócz opracowania różnych sposobów umożliwiających realizację drobnych wzorów w fabrykach, podjęto wszechstronne wysiłki w celu udoskonalenia technik wzajemnych połączeń w procesie pakowania. W rezultacie stworzono następujące cztery typy metod połączeń wzajemnych: łączenie drutowe, typu flip-chip, przelotowe przez krzem (TSV — tak zwane przelotki w krzemie to rodzaj pionowego połączenia między warstwami (jak zwykła przelotka na PCB), które całkowicie przechodzi przez płytkę krzemową, aby umożliwić układanie chipów w stosy) i hybrydowe z chipletami. Chiplet to technologia dzieląca chipy ze względu na zastosowanie, takie jak kontroler lub szybka pamięć, i wytwarzająca je jako oddzielne płytki przed ponownym połączeniem w procesie pakowania, co pozwala na zwiększenie wydajności produkcji systemu. Umożliwia to też obniżenie kosztów, dzięki temu, że nie wszystkie chiplety muszą być wykonywane w drogich, wysokorozdzielczych procesach.

    Ewolucja technologii obudów układów scalonych i rola SK Hynix w jej rozwoju
    Rys.1. Tabela przedstawiająca specyfikację sposobów wzajemnych połączeń.
    (Specyfikacje są przykładami głównych produktów, w których zastosowano
    każdą odpowiednią technologię połączeń. W przypadku tych elementów
    nie wykorzystano tzw. wiązania hybrydowego.
    Dane techniczne mają charakter szacunkowy.)



    Łączenie za pomocą drutu

    Łączenie przewodów to jedna z pierwszych opracowanych metod wzajemnych połączeń. Zwykle w tej technice wykorzystuje się przewody z materiałów o dobrych właściwościach elektrycznych, takich jak złoto, srebro i miedź. Jest to najbardziej kosztowo efektywna i niezawodna metoda łączenia, jednak ze względu na długą ścieżkę elektryczną nie jest ona odpowiednia do nowoczesnych sprzętów, które wymagają dużych prędkości działania. W związku z tym technika ta jest adaptowana do mobilnych układów DRAM i NAND stosowanych w urządzeniach mobilnych, które nie potrzebują wysokich częstotliwości.

    Łączenie typu flip-chip

    Klejenie typu flip-chip eliminuje wady łączenia drutowego. Długość jego ścieżki elektrycznej wynosi jedynie kilka dziesiątych tego, co osiąga się z pomocą drucików, co czyni go odpowiednim do operacji z dużą prędkością. Łączenie typu flip-chip, przetwarzane na poziomie płytki, zapewnia również wyższą produktywność w porównaniu do łączenia drutem wykonywanego na poziomie chipa. W związku z tym jest szeroko stosowane w pakowaniu procesorów, procesorów graficznych i szybkich układów DRAM. Co więcej, ponieważ na całej stronie chipa mogą tworzyć się nierówności, możliwe jest posiadanie większej liczby wejść i wyjść (we/wy) niż w przypadku łączenia przewodowego. Gwarantuje to potencjalnie wyższe prędkości przetwarzania danych. Jednak łączenie typu flip-chip ma swoje wady. Po pierwsze, jest trudne w układaniu wielu układów scalonych, co jest niekorzystne w przypadku produktów pamięciowych wymagających dużej gęstości. Ponadto, mimo że połączenie typu flip-chip umożliwia podłączenie więcej wejść/wyjść niż połączenie przewodowe, jego ograniczone warunki nierówności i organiczny odstęp PCB uniemożliwiają podpięcie jeszcze większej liczby wejść/wyjść (jeśli nie stosuje się technologii łączenia hybrydowego). Aby przezwyciężyć te ograniczenia, opracowano technikę łączenia TSV.

    Połączenia przelotowe poprzez krzem (TSV)

    Zamiast korzystać z tradycyjnych kabli do łączenia chipów z chipami, TSV łączy je pionowo, wiercąc w nich otwory i wypełniając je materiałami przewodzącymi, takimi jak metal, w celu wytworzenia przewodzących ścieżek. Po wytworzeniu płytki z TSV, na jej górnej i dolnej stronie formują się tzw. mikrowypukłości do instalacji struktury w obudowie, zanim te nierówności zostaną ze sobą połączone. Ponieważ TSV umożliwia łączenie tych guzków w pionie, pozwala na stosowanie stosów wieloukładowych. Początkowo stosy wykorzystujące łączenie TSV miały cztery warstwy, następnie liczba ta została zwiększona do ośmiu. Niedawno pojawiła się technika pozwalająca na ułożenie 12, jedna na drugiej, a w kwietniu 2023 roku firma SK Hynix opracowała 12-warstwowe pamięci HBM3 (patrz rysunek 2). Podczas gdy metoda łączenia typu flip-chip z TSV zwykle wykorzystuje folię nieprzewodzącą na bazie termokompresji (TC-NCF), SK Hynix posiłkuje się MR-MUF. Technologia Mass Reflow Molded Underfill (MR-MUF) to proces, w którym chipy półprzewodnikowe są układane w stosy, a do przestrzeni pomiędzy nimi wtryskiwany jest płynny materiał ochronny. Jest on następnie utwardzany w celu ochrony chipów i otaczających je obwodów. W porównaniu do nakładania materiału typu folia po ułożeniu każdego chipa, MR-MUF jest procesem bardziej wydajnym i zapewnia efektywniejsze odprowadzanie ciepła ze stosu układów. Dodatkowymi benefitami ze stosowania MR-MUF jest zmniejszenie nacisku powstającego wobec układania warstw w stos. A także pewna doza samonastawności systemu — zapewnia możliwość przemieszczenia struktury półprzewodnikowej do właściwej pozycji w czasie przepływu masy podczas procesu. W trakcie do chipów przykładane jest ciepło, co powoduje, że odpowiednie elementy połączeniowe (mikrowypukłości) topią się i zestalają następnie we właściwym położeniu. Cechy te umożliwiły firmie SK Hynix opracowanie pierwszego na świecie 12-warstwowego układu HBM3.

    Ewolucja technologii obudów układów scalonych i rola SK Hynix w jej rozwoju
    Rys.2. Pierwszy w historii 12-warstwowy układ HBM3, zaprezentowany przez SK Hynix w kwietniu 2023 roku.


    Jak wspomniano powyżej, łączenie drutem, flip-chipem i TSV służy swoim celom w różnych obszarach procesu pakowania. Niemniej niedawno pojawiła się nowa technika, zwana bezpośrednim łączeniem miedź-miedź, która jest rodzajem wiązania hybrydowego.


    Hybrydowe łączenie z chipletami

    Termin: „hybrydowy” używany jest, aby wskazać, że jednocześnie występują tutaj dwa rodzaje wiązań międzyfazowych (czyli takich, które utrzymują razem powierzchnie dwóch ciał stykających się ze sobą dzięki siłom międzycząsteczkowym). Te dwa typy to: wiązanie pomiędzy powierzchniami tlenków oraz wiązanie miedzi. Choć ta technologia nie jest nowa, to od kilku lat znajduje zastosowanie w masowej produkcji przetworników obrazu CMOS. Ostatnio jednak przyciągnęła ona znacznie większą uwagę ze względu na wzrost wykorzystania chipletów. Technologia chipletów polega na separacji poszczególnych chipów według ich funkcji, a następnie łączeniu ich ponownie w jednym opakowaniu w celu osiągnięcia różnorodnych funkcji w jednym układzie.

    Mimo że funkcjonalność chipletów stanowi wyraźną zaletę tej technologii, głównym powodem jej przyjęcia jest opłacalność. W momencie, gdy wszystkie funkcje są zaimplementowane w jednym chipie, jego rozmiar rośnie, prowadząc nieuchronnie do strat w wydajności podczas produkcji płytek. Ponadto, chociaż niektóre obszary chipa mogą wymagać kosztownej i skomplikowanej technologii, inne można uzupełnić tańszym, starszym rozwiązaniem. Proces produkcyjny staje się więc kosztowny, gdyż cały chip musi być poddany precyzyjnej technologii, nawet jeśli tylko niewielki obszar jej potrzebuje. Jednak zdolność technologii chipletów do oddzielania funkcji chipów na różne struktury półprzewodnikowe pozwala na wykorzystanie zaawansowanych lub starszych technologii produkcji. Skutkuje to istotnymi oszczędnościami.

    Chociaż koncepcja technologii chipletów istnieje od ponad dekady, to jej powszechne przyjęcie opóźniło się z powodu braku rozwiniętej technologii pakowania, która pozwoliłaby na skuteczne łączenie chipów. Jednakże ostatnie postępy w hybrydowym łączeniu tychże z płytką podstawową (C2W) znacznie przyspieszyły ten proces. Hybrydowe klejenie C2W niesie za sobą wiele korzyści. Po pierwsze, pozwala na scalanie bez konieczności lutowania, co zmniejsza grubość warstwy łączącej, skraca długość ścieżki elektrycznej i obniża rezystancję. Dzięki temu chiplety mogą działać z dużą prędkością, nie ponosząc żadnych kompromisów, jakby były jednym, spójnym chipem. Po drugie, bezpośrednie łączenie miedzi z miedzią pozwala drastycznie zmniejszyć odstępy na nierównościach. Aktualnie, stosując lut, trudno jest uzyskać takie o wielkości 10 mikrometrów (µm) lub mniejszej. Jednak bezpośrednie łączenie miedzi z miedzią może zredukować te odstępy do mniej niż µm, co z kolei zwiększa elastyczność konstrukcji chipa. Po trzecie, technologia ta zapewnia zaawansowane odprowadzanie ciepła, cechę opakowań, która w przyszłości będzie zyskiwać na znaczeniu. Na koniec, wspomniana powyżej cienka warstwa łącząca i mikroskalowe odstępy wpływają na kształt opakowania, co pozwala na istotne zmniejszenie jego rozmiaru.

    Mimo to, podobnie jak w przypadku innych technologii łączenia, hybrydowe połączenia nadal muszą stawić czoła pewnym wyzwaniom. W celu zapewnienia solidnej jakości konieczna jest lepsza kontrola cząstek w skali nanometrycznej, a kontrola płaskości warstwy łączącej pozostaje główną przeszkodą. Tymczasem firma SK Hynix planuje wykorzystać najgęstsze obudowy do opracowania hybrydowego łączenia, co umożliwi jego zastosowanie w przyszłych produktach HBM.

    Zaawansowana technologia pakowania dzięki łączeniu hybrydowemu SK Hynix

    Chociaż SK Hynix opracowuje obecnie wiązanie hybrydowe do zastosowania w swoim nadchodzącym produkcie pamięci HBM o dużej gęstości i wysokim stosie, firmie udało się już w 2022 roku ułożyć osiem warstw półprzewodnika na sobie. A także połączyć je za pomocą wiązania hybrydowego dla układów HBM2E, kończąc jednocześnie testy elektryczne i zapewniając podstawową niezawodność. Było to znaczące osiągnięcie, ponieważ większość dotychczasowych przypadków łączenia hybrydowego przeprowadzono poprzez łączenie jednowarstwowe lub układanie dwóch chipów: „twarzą w twarz”. W przypadku HBM2E, firma SK Hynix pomyślnie ulokowała jedną kostkę podstawową i osiem kości DRAM na niej.

    Wiązanie hybrydowe to najczęściej omawiana i podkreślana technologia łączenia w sektorze obudów dla chipów. Producenci urządzeń zintegrowanych, kontraktowi i każda firma zdolna do wytwarzania zaawansowanych obudów układów scalonych koncentrują się obecnie na łączeniu hybrydowym. Jak wspomniano powyżej, technologia ta ma jeszcze przed sobą długą drogę, pomimo licznych zalet. Dzięki HBM, SK Hynix opracuje w przyszłości różne technologie pakowania, oprócz łączenia hybrydowego, aby pomóc rozwiązaniom obudów układów elektronicznych i platformowym osiągnąć niespotykany dotychczas poziom.

    Źródło: https://www.eetimes.com/the-role-of-interconnection-in-the-evolution-of-advanced-packaging-technology/

    Fajne? Ranking DIY
    O autorze
    ghost666
    Tłumacz Redaktor
    Offline 
    Fizyk z wykształcenia. Po zrobieniu doktoratu i dwóch latach pracy na uczelni, przeszedł do sektora prywatnego, gdzie zajmuje się projektowaniem urządzeń elektronicznych i programowaniem. Od 2003 roku na forum Elektroda.pl, od 2008 roku członek zespołu redakcyjnego.
    https://twitter.com/Moonstreet_Labs
    ghost666 napisał 11960 postów o ocenie 10197, pomógł 157 razy. Mieszka w mieście Warszawa. Jest z nami od 2003 roku.
  • #2 20799109
    Mateusz_konstruktor
    Poziom 35  
    ghost666 napisał:
    Długość jego ścieżki elektrycznej wynosi jedynie kilkadziesiąt części, co czyni go odpowiednim do operacji z dużą prędkością

    Zapewne zabrakło w tym zdaniu jednego słowa lub zastosowano dosłowne tłumaczenie nie oddające w tym przypadku sensu wypowiedzi.
    Może chodziło o jedną kilkudziesiętną milimetra lub nanometra, a całe to zdanie należałoby ułożyć od nowa?
REKLAMA