Jak wykazaliśmy w poprzedniej części tego cyklu, w przypadku sygnałów wysokiej częstotliwości — tak cyfrowych, jak i analogowych — ścieżki już w zakresie 10 mm mogą (i powinny) być traktowane, jak linie długie, a co za tym idzie, kontrolowana powinna być ich impedancja. W tej odsłonie przyjrzymy się, jak wyznaczać impedancję ścieżek o różnych kształtach i na co zwrócić uwagę, projektując takowe na naszej płytce drukowanej.
Ścieżki o kontrolowanej impedancji
W projektach z kontrolowaną impedancją istnieje wiele możliwych geometrii ścieżek, które mogą być tworzone na PCB. W poniższym artykule podstawowe wzory tychże odpowiadają tym z normy IPC 2141.
Należy zauważyć, że poniższe rysunki używają terminu: „płaszczyzna masy”. Należy to rozumieć tak, że ta musi być w rzeczywistości obszerną płaszczyzną odniesienia o niskiej impedancji. W praktyce może to być zarówno wylewka masy, jak i wylewka zasilania, wymaganiem jest jedynie, aby obie spełniały założenie zerowego potencjału prądu zmiennego (AC).
Pierwszym z tych rodzajów systemów jest prosty przewód umieszczony nad płaszczyzną odniesienia, zwany również linią paskową z przewodem. Przekrój poprzeczny przedstawiono na rysunku 1 po lewej stronie. Tego rodzaju linia długa może być na przykład przewodem sygnałowym używanym na płytce prototypowej. Składa się po prostu z izolowanego przewodu umieszczonego w stałej odległości nad płaszczyzną masy. Dielektrykiem może być izolacja przewodu lub kombinacja tej izolacji i powietrza. Impedancję charakterystyczną Z0 tej linii (w ohmach) można oszacować za pomocą wzoru 1.
$$Z_0 = \frac {60}{\sqrt{\epsilon_r}} ln [\frac {4H}{D}] \qquad (1)$$
gdzie D to średnica przewodnika, H to odległość od płaszczyzny masy, a εr to współczynnik dielektryczny (względny) materiału pomiędzy przewodem a płaszczyzną odniesienia.
Dla wzorów wbudowanych w płytę PCB istnieje wiele modeli geometrycznych do wyboru, zarówno asymetrycznych, jak i symetrycznych oraz różnicowych. Są one szczegółowo omówione w standardzie IPC 2141. Jednak informacje na temat dwóch popularnych przykładów przedstawimy poniżej w tym artykule.
Przed rozpoczęciem projektowania linii długiej na PCB należy zrozumieć, że istnieje wiele równań, twierdzących, że opisują takie projekty i pozwalają na wyznaczanie impedancji.... Jest tutaj bardzo istotne pytanie: „Które z nich są dokładne?”. Niestety odpowiedź brzmi, że żadne nie są idealnie! Wszystkie istniejące równania są pewnego rodzaju przybliżeniami, a zatem są dokładne w różnym stopniu, w zależności od szczegółów projektu itp. Najbardziej znane i szeroko używane równania wykorzystane zostały do stworzenia tego poradnika, jednakże pamiętać trzeba, że nawet one są obarczone pewnymi zastrzeżeniami dotyczącymi zastosowania.
W artykule źródłowym znajduje się szersza dyskusja tego tematu, wraz z analizą poszczególnych metod wyznaczania impedancji charakterystycznej. A także wskazaniem źródeł do literatury tych metod, gdzie znaleźć można ich dalszą analizę.
Podsumowując, należy uważnie studiować poszczególne równania i podchodzić do nich z właściwą dawką zdrowego rozsądku.
Linia paskowa
W przypadku prostego projektu dwustronnej płytki PCB, gdzie jedna strona stanowi płaszczyznę masy, ścieżka sygnałowa po drugiej może być zaprojektowana z kontrolowaną impedancją jako linia paskowa. Ta geometria pokazana jest w przekroju dwuwarstwowej PCB na rysunku 2.
Dla określonej grubości laminatu i grubości miedzi na PCB, wszystkie parametry są ustalone z wyjątkiem W, czyli szerokości ścieżki. Równania 2 można więc użyć do zaprojektowania ścieżki PCB w taki sposób, aby dopasować impedancję wymaganą przez obwód. Dla ścieżki sygnałowej o szerokości W i grubości T, oddzielonej od płaszczyzny masy (lub zasilania) przez dielektryk PCB o stałej dielektrycznej εr, impedancja charakterystyczna wynosi:
$$Z_0 = \frac {87}{\sqrt{\epsilon_r + 1.41}} ln [\frac {5,98 \times H}{0,8 \times W + T}] \qquad (2)$$
gdzie wszystkie wymiary (W, T i H) podane są w milsach.
Przykładowo, jeśli dwuwarstwowa płytka może używać ścieżek miedzi o szerokości 20 mils (W) i grubości tzw. 1 uncji (T = 1,4 mils), oddzielonych od płaszczyzny odniesienia dielektrykiem FR-4 (przyjmijmy εr = 4,0) o grubości 10 mils (H), impedancja wynikająca z równania 2 dla tej linii paskowej wyniosłaby około 50 Ω. Dla innych standardowych impedancji, na przykład 75 Ω (standard wideo), szerokość (W) można zmienić do około 8,3 milsa.
Powyższy przykład dotyka interesującego i dość praktycznego zagadnienia. Literatura wskazuje na różne przydatne wytyczne dotyczące impedancji linii paskowej na PCB. W przypadku stałej dielektrycznej równej 4.0 (jak dla laminatu FR-4) okazuje się, że gdy stosunek W/H wynosi 2/1, wynikowa impedancja będzie zbliżona do 50 Ω (jak w pierwszym przykładzie, gdzie W = 20 mils, a H = 10 mils). Uważni czytelnicy zauważą, że inne równanie przewiduje, że w tym wypadku Z0 wyniesie około 46 Ω, co jest ogólnie zgodne z dokładnością podaną w literaturze (różnica poniżej 5% i jest dostateczne do większości potrzeb). Równanie dla linii paskowej z norm IPC jest najdokładniejsze w zakresie od 50 Ω do 100 Ω. Acz znacznie mniej precyzyjne dla niższych (lub wyższych) impedancji. W literaturze cytowanej w artykule źródłowym (patrz link na końcu artykułu) znaleźć można tabelaryczne wyniki analizy zakresów dokładności dla różnych narzędzi do obliczania impedancji w przemyśle PCB.
Dodatkowo policzyć można czas propagacji sygnału w linii paskowej, korzystając z równania 3. Jest to czas przejścia sygnału w jedną stronę dla ścieżki o takiej geometrii. Co ciekawe, dla danego modelu geometrii, stała opóźnienia (w ns/ft) jest funkcją tylko stałej dielektrycznej, a nie wymiarów ścieżki. Należy zauważyć, że jest to dość wygodna sytuacja. Oznacza to, że przy danym laminacie PCB (i danej εr tego laminatu), stała opóźnienia propagacyjnego jest stała dla wszystkich linii długich, niezależnie od ich impedancji.
$$t_{pd} (ns/ft) = 1,017 \times \sqrt {0,475 \epsilon_r + 0,67} \qquad (3)$$
Ta stała opóźnienia może również być wyrażona w ps/in, co jest bardziej praktyczne dla mniejszych płytek PCB. Otrzymujemy wtedy:
$$t_{pd} (ps/in) = 85 \times \sqrt {0,475 \epsilon_r + 0,67} \qquad (3)$$
Tak więc dla przykładowej stałej dielektrycznej PCB wynoszącej 4,0, jak dla laminatu FR-4, stała opóźnienia propagacji dla linii paskowej to około 1,63 ns/ft, czyli 136 ps/in (lub 5,35 ps/mm, jeśli chcemy wyrazić to w jednostkach metrycznych). Te dodatkowe parametry mogą być przydatne przy projektowaniu zależności czasowych dla sygnałów w ścieżkach PCB.
Symetryczna linia paskowa
Jedną z preferowanych metod projektowania płytek PCB (z wielu punktów widzenia) są laminaty wielowarstwowe. Taka konstrukcja osadza ścieżki sygnałowe np. między płaszczyzną zasilania a płaszczyzną masy, jak pokazano na przekroju PCB na rysunku 3. Niskie impedancje płaszczyzn masy dla prądu zmiennego i osadzona ścieżka sygnałowa tworzą symetryczną linię długą typu paskowego.
Jak wynika z rysunku, ścieżka powrotu energii dla sygnału o dużej częstotliwości znajduje się bezpośrednio powyżej i poniżej ścieżki sygnałowej na płaszczyznach masowych/zasilających. Sygnał o dużej częstotliwości jest więc całkowicie zawarty wewnątrz PCB, minimalizując emisje/uloty elektromagnetyczne i zapewniając naturalną ochronę przed niepożądanymi sygnałami zewnętrznymi. Charakterystyczna impedancja tego układu zależy ponownie od geometrii i εr dielektryka płytki PCB. Wyrażenie na impedancję charakterystyczną takiej linii opisuje równanie 4:
$$Z_0 = \frac {60} {sqrt{\epsilon_r}} ln [\frac{1.9 \times B}{0.8 \times W + T}] \qquad (4)$$
gdzie wszystkie wymiary są ponownie podane w milsach, a B oznacza odległość między dwiema płaszczyznami.
W tej symetrycznej geometrii należy pamiętać, że B jest również równe 2H + T. Według literatury, dokładność tego równania wynosi zazwyczaj około 6%. Kolejna przydatna wskazówka dla symetrycznej linii stripline w przypadku εr = 4.0 to ustawienie B jako wielokrotność W w zakresie od 2 do 2,2. To spowoduje, że impedancja charakterystyczna linii będzie na poziomie około 50 Ω. Oczywiście ta zasada opiera się na kolejnym przybliżeniu, pomijającym zmiany T. Niemniej jest to nadal przydatne do ogólnych szacunków geometrii układu.
Opóźnienie propagacji dla symetrycznej linii paskowej jest przedstawione w równaniu 5:
$$t_{pd} (ns/ft) = 1,017 \times sqrt {\epsilon_r} \qquad (5)$$
lub w pikosekundach:
$$t_{pd} (ns/in) = 85 \times sqrt {\epsilon_r} \qquad (6)$$
Co dla płytki wykonanej na laminacie o stałej dielektrycznej PCB równej 4.0 (typowy laminat FR-4), oznacza, że stała propagacji dla takiej symetrycznej linii paskowej wynosi prawie dokładnie 2 ns/ft lub 170 ps/in (lub 6,4 ps/mm).
Ścieżki w płytce vs. te na zewnętrznych warstwach
Powyższe rozważania pozwalają na projektowanie ścieżek na PCB o określonej impedancji, zarówno na warstwie zewnętrznej PCB, jak i wbudowanych między warstwami, w środku. Oczywiście istnieje wiele innych kwestii poza problemami impedancji w takiej sytuacji. Ukryte ścieżki linii symetrycznych mają jedną istotną i oczywistą wadę — debugowanie ukrytych ścieżek obwodu jest trudne, a nawet niemożliwe. Architektura ta ma także szereg walorów:
Zalety:
* Ścieżki sygnałowe osłonięte i chronione.
* Niższa impedancja, co prowadzi do niższych ulotów i redukcji emisji zakłóceń.
* Znaczna poprawa zachowania dla sygnałów powyżej 50 MHz.
Wady:
* Trudne prototypowanie i rozwiązywanie problemów.
* Filtrowanie sygnałów może być bardziej skomplikowane.
* Impedancja może być zbyt niska do łatwego dopasowania.
Płytki wielowarstwowe mogą być projektowane bez użycia ukrytych ścieżek, jeśli odpowiednio dobrana zostanie kolejność warstw. Taką sytuację można nawet potraktować jak podwójny projekt płytki dwuwarstwowej (tj. gdy są cztery warstwy miedzi). Ścieżki na górze tworzą linie paskowe względem np. płaszczyzny zasilania, podczas gdy te na dolnej stronie — linie paskowe względem płaszczyzny masy. W tym przykładzie ścieżki sygnałowe obu warstw zewnętrznych są łatwo dostępne do celów pomiarowych i rozwiązywania problemów. Jednakże układ nic nie robi, aby wykorzystać właściwości ekranujące płaszczyzn odniesienia. Bez umieszczenia ścieżek w środku struktury, wyższe będą emisje i podatność na sygnały oraz zakłócenia zewnętrzne w porównaniu z przypadkiem, gdy ścieżki są w środku. Jak w wielu innych dziedzinach inżynierii, decyzja o miejscu ulokowania warstwy sygnałowej w PCB jest kompromisem. W tym przypadku m.in pomiędzy redukcją poziomu ulotów a łatwością testowania układu.
Ścieżki różnicowe
Tak jak pojedyncze ścieżki, te różnicowe również mogą mieć impedancję charakterystyczną, determinowaną przez indukcyjność i pojemność. Utrzymywanie ścieżek różnicowych blisko siebie jest bardzo pożądane, ponieważ minimalizuje problemy z emisją zakłóceń. Zmniejsza też promieniowanie pola elektromagnetycznego na zewnątrz układu.
Tak jak w przypadku normalnych, asymetrycznych linii, tak i w tym mogą one znajdować się na wierzchnich warstwach PCB, jak i w jej wnętrzu. Na rysunku 4 pokazano schematycznie oba rodzaje linii.
Rys.4. Schematyczne przedstawienie różnicowych linii
paskowych asymetrycznych (po lewej) i symetrycznych (po prawej)
wraz z ich kluczowymi wymiarami charakterystycznymi.
W przypadku tego rodzaju linii długich mówimy o impedancji różnicowej (Zdiff) i impedancji charakterystycznej (Z0), które opisane są na równaniach 7-10:
Linia asymetryczna:
$$Z_0 = \frac {60} {\sqrt{0,475 \epsilon_r + 0,67}} ln [\frac{4 \times h}{0,67 (0,8 w + t)}] \qquad (7)$$
$$Z_{diff} \approx 2 \times Z_0 (1-0,48 e^{-\frac{0,96d}{h}}) \qquad (8)$$
$$Z_0 = \frac {60} {\sqrt{\epsilon_r }} ln [\frac{4 \times h}{0,67 (0,8 w + t)}] \qquad (9)$$
$$Z_{diff} \approx 2 \times Z_0 (1-0,347 e^{-\frac{2,9d}{B}}) \qquad (10)$$
Powszechne (i mocno rekomendowane w wielu źródłach) jest stosowanie warstwy masy na warstwie sygnałowej do ekranowania ścieżek, jak pokazano na rysunku 4. Jedną z korzyści z tego wynikającą jest redukcja promieniującego pola magnetycznego sygnału na ścieżce. Jeśli używana jest sąsiednia warstwa masy, najlepiej utrzymać odległość między ścieżką a warstwą masy równą co najmniej dwukrotności szerokości tej ścieżki. To minimalizuje pojemność w płaszczyźnie, która może zmieniać impedancję charakterystyczną ścieżki. Ponieważ zawsze będzie występowała jakaś niezerowa pojemność między ścieżką a obszarem masy na tej samej warstwie, przez tę pojemność będzie płynąć pewien prąd. Aby zminimalizować obszar pętli prądu tak bardzo, jak to możliwe, zaleca się umieszczanie przelotek zszywających obie warstwy masy. Przelotki te powinny być rozmieszczone nie częściej niż co 0,25 cm (100 mils) od siebie na całej długości ścieżki.
Finalnie, jeśli chodzi o ścieżki różnicowe, należy przypomnieć o podstawowej zasadzie prowadzenia ich na PCB. Zawsze należy to robić razem, jak pokazano na rysunku 5. To sprawia, że wszelkie zakłócenia, dodające się do sygnału stają się prawdziwym szumem wspólnym, który jest odrzucany przez odbiornik. Jeśli szum ten dostanie się tylko do jednego kanału, a nie do drugiego, stopień jego eliminacji jest minimalny, jeśli w ogóle. Dodatkowo, długości obu ścieżek powinny być utrzymywane na tym samym poziomie. W przeciwnym razie sygnały mogą dotrzeć do odbiornika w różnym czasie, co może powodować problemy z jego poprawnością. Dotyczy to zwłaszcza bardzo szybko przełączających się sygnałów cyfrowych i analogowych o bardzo wysokich częstotliwościach (>1 GHz).
Rys.5. Prowadzenie ścieżek różnicowych — podstawowa zasada. Ścieżki osobno — niepoprawne (u góry); ścieżki blisko siebie — poprawne (na dole).
Podsumowanie
Jak pokazano w tym trzyczęściowym artykule dotyczącym szczególnych wymagań, jakie stawia się: „szybkim” PCB, tj. takim, gdzie używane są sygnały mające częstotliwości dziesiątek i setek (i więcej) megaherców, z uwagi na tak wysokie częstotliwości, układy te stawiają projektantom szczególne wymagania. Głównie skupiające się na uwzględnieniu pasożytniczych pojemności i indukcyjności. A także takie, aby zadbać o dopasowanie impedancji poszczególnych elementów systemu. W artykułach opublikowano szereg wzorów pozwalających na szybkie obliczanie wielu parametrów układów. Jednak pamiętać należy, że wszystkie te zależności są pewnymi przybliżeniami i mają swoje ograniczenia oraz skończoną dokładność.
Źródła:
https://www.analog.com/en/analog-dialogue/articles/high-speed-printed-circuit-board-layout.html
https://www.ti.com/lit/ml/slyp173/slyp173.pdf
https://citeseerx.ist.psu.edu/document?repid=rep1&type=pdf&doi=109f28afa7727cac12c0dc4151447410434d0951
Ścieżki o kontrolowanej impedancji
W projektach z kontrolowaną impedancją istnieje wiele możliwych geometrii ścieżek, które mogą być tworzone na PCB. W poniższym artykule podstawowe wzory tychże odpowiadają tym z normy IPC 2141.
Należy zauważyć, że poniższe rysunki używają terminu: „płaszczyzna masy”. Należy to rozumieć tak, że ta musi być w rzeczywistości obszerną płaszczyzną odniesienia o niskiej impedancji. W praktyce może to być zarówno wylewka masy, jak i wylewka zasilania, wymaganiem jest jedynie, aby obie spełniały założenie zerowego potencjału prądu zmiennego (AC).
Rys.1. Linia długa o kontrolowanej
impedancji stworzona
za pomocą izolowanego przewodu
oddalonego od płaszczyzny masy.
impedancji stworzona
za pomocą izolowanego przewodu
oddalonego od płaszczyzny masy.
$$Z_0 = \frac {60}{\sqrt{\epsilon_r}} ln [\frac {4H}{D}] \qquad (1)$$
gdzie D to średnica przewodnika, H to odległość od płaszczyzny masy, a εr to współczynnik dielektryczny (względny) materiału pomiędzy przewodem a płaszczyzną odniesienia.
Dla wzorów wbudowanych w płytę PCB istnieje wiele modeli geometrycznych do wyboru, zarówno asymetrycznych, jak i symetrycznych oraz różnicowych. Są one szczegółowo omówione w standardzie IPC 2141. Jednak informacje na temat dwóch popularnych przykładów przedstawimy poniżej w tym artykule.
Przed rozpoczęciem projektowania linii długiej na PCB należy zrozumieć, że istnieje wiele równań, twierdzących, że opisują takie projekty i pozwalają na wyznaczanie impedancji.... Jest tutaj bardzo istotne pytanie: „Które z nich są dokładne?”. Niestety odpowiedź brzmi, że żadne nie są idealnie! Wszystkie istniejące równania są pewnego rodzaju przybliżeniami, a zatem są dokładne w różnym stopniu, w zależności od szczegółów projektu itp. Najbardziej znane i szeroko używane równania wykorzystane zostały do stworzenia tego poradnika, jednakże pamiętać trzeba, że nawet one są obarczone pewnymi zastrzeżeniami dotyczącymi zastosowania.
W artykule źródłowym znajduje się szersza dyskusja tego tematu, wraz z analizą poszczególnych metod wyznaczania impedancji charakterystycznej. A także wskazaniem źródeł do literatury tych metod, gdzie znaleźć można ich dalszą analizę.
Podsumowując, należy uważnie studiować poszczególne równania i podchodzić do nich z właściwą dawką zdrowego rozsądku.
Rys.2. Linia paskowa o określonej
impedancji jest tworzona przez
ścieżkę PCB o odpowiedniej
geometrii, oddzieloną od
płaszczyzny masy.
impedancji jest tworzona przez
ścieżkę PCB o odpowiedniej
geometrii, oddzieloną od
płaszczyzny masy.
W przypadku prostego projektu dwustronnej płytki PCB, gdzie jedna strona stanowi płaszczyznę masy, ścieżka sygnałowa po drugiej może być zaprojektowana z kontrolowaną impedancją jako linia paskowa. Ta geometria pokazana jest w przekroju dwuwarstwowej PCB na rysunku 2.
Dla określonej grubości laminatu i grubości miedzi na PCB, wszystkie parametry są ustalone z wyjątkiem W, czyli szerokości ścieżki. Równania 2 można więc użyć do zaprojektowania ścieżki PCB w taki sposób, aby dopasować impedancję wymaganą przez obwód. Dla ścieżki sygnałowej o szerokości W i grubości T, oddzielonej od płaszczyzny masy (lub zasilania) przez dielektryk PCB o stałej dielektrycznej εr, impedancja charakterystyczna wynosi:
$$Z_0 = \frac {87}{\sqrt{\epsilon_r + 1.41}} ln [\frac {5,98 \times H}{0,8 \times W + T}] \qquad (2)$$
gdzie wszystkie wymiary (W, T i H) podane są w milsach.
Przykładowo, jeśli dwuwarstwowa płytka może używać ścieżek miedzi o szerokości 20 mils (W) i grubości tzw. 1 uncji (T = 1,4 mils), oddzielonych od płaszczyzny odniesienia dielektrykiem FR-4 (przyjmijmy εr = 4,0) o grubości 10 mils (H), impedancja wynikająca z równania 2 dla tej linii paskowej wyniosłaby około 50 Ω. Dla innych standardowych impedancji, na przykład 75 Ω (standard wideo), szerokość (W) można zmienić do około 8,3 milsa.
Powyższy przykład dotyka interesującego i dość praktycznego zagadnienia. Literatura wskazuje na różne przydatne wytyczne dotyczące impedancji linii paskowej na PCB. W przypadku stałej dielektrycznej równej 4.0 (jak dla laminatu FR-4) okazuje się, że gdy stosunek W/H wynosi 2/1, wynikowa impedancja będzie zbliżona do 50 Ω (jak w pierwszym przykładzie, gdzie W = 20 mils, a H = 10 mils). Uważni czytelnicy zauważą, że inne równanie przewiduje, że w tym wypadku Z0 wyniesie około 46 Ω, co jest ogólnie zgodne z dokładnością podaną w literaturze (różnica poniżej 5% i jest dostateczne do większości potrzeb). Równanie dla linii paskowej z norm IPC jest najdokładniejsze w zakresie od 50 Ω do 100 Ω. Acz znacznie mniej precyzyjne dla niższych (lub wyższych) impedancji. W literaturze cytowanej w artykule źródłowym (patrz link na końcu artykułu) znaleźć można tabelaryczne wyniki analizy zakresów dokładności dla różnych narzędzi do obliczania impedancji w przemyśle PCB.
Dodatkowo policzyć można czas propagacji sygnału w linii paskowej, korzystając z równania 3. Jest to czas przejścia sygnału w jedną stronę dla ścieżki o takiej geometrii. Co ciekawe, dla danego modelu geometrii, stała opóźnienia (w ns/ft) jest funkcją tylko stałej dielektrycznej, a nie wymiarów ścieżki. Należy zauważyć, że jest to dość wygodna sytuacja. Oznacza to, że przy danym laminacie PCB (i danej εr tego laminatu), stała opóźnienia propagacyjnego jest stała dla wszystkich linii długich, niezależnie od ich impedancji.
$$t_{pd} (ns/ft) = 1,017 \times \sqrt {0,475 \epsilon_r + 0,67} \qquad (3)$$
Ta stała opóźnienia może również być wyrażona w ps/in, co jest bardziej praktyczne dla mniejszych płytek PCB. Otrzymujemy wtedy:
$$t_{pd} (ps/in) = 85 \times \sqrt {0,475 \epsilon_r + 0,67} \qquad (3)$$
Tak więc dla przykładowej stałej dielektrycznej PCB wynoszącej 4,0, jak dla laminatu FR-4, stała opóźnienia propagacji dla linii paskowej to około 1,63 ns/ft, czyli 136 ps/in (lub 5,35 ps/mm, jeśli chcemy wyrazić to w jednostkach metrycznych). Te dodatkowe parametry mogą być przydatne przy projektowaniu zależności czasowych dla sygnałów w ścieżkach PCB.
Rys.3. Symetryczna linia paskowa
o kontrolowanej impedancji — ścieżka
sygnałowa o odpowiedniej geometrii
osadzona jest między równomiernie
rozmieszczonymi płaszczyznami
odniesienia.
o kontrolowanej impedancji — ścieżka
sygnałowa o odpowiedniej geometrii
osadzona jest między równomiernie
rozmieszczonymi płaszczyznami
odniesienia.
Jedną z preferowanych metod projektowania płytek PCB (z wielu punktów widzenia) są laminaty wielowarstwowe. Taka konstrukcja osadza ścieżki sygnałowe np. między płaszczyzną zasilania a płaszczyzną masy, jak pokazano na przekroju PCB na rysunku 3. Niskie impedancje płaszczyzn masy dla prądu zmiennego i osadzona ścieżka sygnałowa tworzą symetryczną linię długą typu paskowego.
Jak wynika z rysunku, ścieżka powrotu energii dla sygnału o dużej częstotliwości znajduje się bezpośrednio powyżej i poniżej ścieżki sygnałowej na płaszczyznach masowych/zasilających. Sygnał o dużej częstotliwości jest więc całkowicie zawarty wewnątrz PCB, minimalizując emisje/uloty elektromagnetyczne i zapewniając naturalną ochronę przed niepożądanymi sygnałami zewnętrznymi. Charakterystyczna impedancja tego układu zależy ponownie od geometrii i εr dielektryka płytki PCB. Wyrażenie na impedancję charakterystyczną takiej linii opisuje równanie 4:
$$Z_0 = \frac {60} {sqrt{\epsilon_r}} ln [\frac{1.9 \times B}{0.8 \times W + T}] \qquad (4)$$
gdzie wszystkie wymiary są ponownie podane w milsach, a B oznacza odległość między dwiema płaszczyznami.
W tej symetrycznej geometrii należy pamiętać, że B jest również równe 2H + T. Według literatury, dokładność tego równania wynosi zazwyczaj około 6%. Kolejna przydatna wskazówka dla symetrycznej linii stripline w przypadku εr = 4.0 to ustawienie B jako wielokrotność W w zakresie od 2 do 2,2. To spowoduje, że impedancja charakterystyczna linii będzie na poziomie około 50 Ω. Oczywiście ta zasada opiera się na kolejnym przybliżeniu, pomijającym zmiany T. Niemniej jest to nadal przydatne do ogólnych szacunków geometrii układu.
Opóźnienie propagacji dla symetrycznej linii paskowej jest przedstawione w równaniu 5:
$$t_{pd} (ns/ft) = 1,017 \times sqrt {\epsilon_r} \qquad (5)$$
lub w pikosekundach:
$$t_{pd} (ns/in) = 85 \times sqrt {\epsilon_r} \qquad (6)$$
Co dla płytki wykonanej na laminacie o stałej dielektrycznej PCB równej 4.0 (typowy laminat FR-4), oznacza, że stała propagacji dla takiej symetrycznej linii paskowej wynosi prawie dokładnie 2 ns/ft lub 170 ps/in (lub 6,4 ps/mm).
Ścieżki w płytce vs. te na zewnętrznych warstwach
Powyższe rozważania pozwalają na projektowanie ścieżek na PCB o określonej impedancji, zarówno na warstwie zewnętrznej PCB, jak i wbudowanych między warstwami, w środku. Oczywiście istnieje wiele innych kwestii poza problemami impedancji w takiej sytuacji. Ukryte ścieżki linii symetrycznych mają jedną istotną i oczywistą wadę — debugowanie ukrytych ścieżek obwodu jest trudne, a nawet niemożliwe. Architektura ta ma także szereg walorów:
Zalety:
* Ścieżki sygnałowe osłonięte i chronione.
* Niższa impedancja, co prowadzi do niższych ulotów i redukcji emisji zakłóceń.
* Znaczna poprawa zachowania dla sygnałów powyżej 50 MHz.
Wady:
* Trudne prototypowanie i rozwiązywanie problemów.
* Filtrowanie sygnałów może być bardziej skomplikowane.
* Impedancja może być zbyt niska do łatwego dopasowania.
Płytki wielowarstwowe mogą być projektowane bez użycia ukrytych ścieżek, jeśli odpowiednio dobrana zostanie kolejność warstw. Taką sytuację można nawet potraktować jak podwójny projekt płytki dwuwarstwowej (tj. gdy są cztery warstwy miedzi). Ścieżki na górze tworzą linie paskowe względem np. płaszczyzny zasilania, podczas gdy te na dolnej stronie — linie paskowe względem płaszczyzny masy. W tym przykładzie ścieżki sygnałowe obu warstw zewnętrznych są łatwo dostępne do celów pomiarowych i rozwiązywania problemów. Jednakże układ nic nie robi, aby wykorzystać właściwości ekranujące płaszczyzn odniesienia. Bez umieszczenia ścieżek w środku struktury, wyższe będą emisje i podatność na sygnały oraz zakłócenia zewnętrzne w porównaniu z przypadkiem, gdy ścieżki są w środku. Jak w wielu innych dziedzinach inżynierii, decyzja o miejscu ulokowania warstwy sygnałowej w PCB jest kompromisem. W tym przypadku m.in pomiędzy redukcją poziomu ulotów a łatwością testowania układu.
Ścieżki różnicowe
Tak jak pojedyncze ścieżki, te różnicowe również mogą mieć impedancję charakterystyczną, determinowaną przez indukcyjność i pojemność. Utrzymywanie ścieżek różnicowych blisko siebie jest bardzo pożądane, ponieważ minimalizuje problemy z emisją zakłóceń. Zmniejsza też promieniowanie pola elektromagnetycznego na zewnątrz układu.
Tak jak w przypadku normalnych, asymetrycznych linii, tak i w tym mogą one znajdować się na wierzchnich warstwach PCB, jak i w jej wnętrzu. Na rysunku 4 pokazano schematycznie oba rodzaje linii.
Rys.4. Schematyczne przedstawienie różnicowych linii
paskowych asymetrycznych (po lewej) i symetrycznych (po prawej)
wraz z ich kluczowymi wymiarami charakterystycznymi.
W przypadku tego rodzaju linii długich mówimy o impedancji różnicowej (Zdiff) i impedancji charakterystycznej (Z0), które opisane są na równaniach 7-10:
Linia asymetryczna:
$$Z_0 = \frac {60} {\sqrt{0,475 \epsilon_r + 0,67}} ln [\frac{4 \times h}{0,67 (0,8 w + t)}] \qquad (7)$$
$$Z_{diff} \approx 2 \times Z_0 (1-0,48 e^{-\frac{0,96d}{h}}) \qquad (8)$$
$$Z_0 = \frac {60} {\sqrt{\epsilon_r }} ln [\frac{4 \times h}{0,67 (0,8 w + t)}] \qquad (9)$$
$$Z_{diff} \approx 2 \times Z_0 (1-0,347 e^{-\frac{2,9d}{B}}) \qquad (10)$$
Powszechne (i mocno rekomendowane w wielu źródłach) jest stosowanie warstwy masy na warstwie sygnałowej do ekranowania ścieżek, jak pokazano na rysunku 4. Jedną z korzyści z tego wynikającą jest redukcja promieniującego pola magnetycznego sygnału na ścieżce. Jeśli używana jest sąsiednia warstwa masy, najlepiej utrzymać odległość między ścieżką a warstwą masy równą co najmniej dwukrotności szerokości tej ścieżki. To minimalizuje pojemność w płaszczyźnie, która może zmieniać impedancję charakterystyczną ścieżki. Ponieważ zawsze będzie występowała jakaś niezerowa pojemność między ścieżką a obszarem masy na tej samej warstwie, przez tę pojemność będzie płynąć pewien prąd. Aby zminimalizować obszar pętli prądu tak bardzo, jak to możliwe, zaleca się umieszczanie przelotek zszywających obie warstwy masy. Przelotki te powinny być rozmieszczone nie częściej niż co 0,25 cm (100 mils) od siebie na całej długości ścieżki.
Finalnie, jeśli chodzi o ścieżki różnicowe, należy przypomnieć o podstawowej zasadzie prowadzenia ich na PCB. Zawsze należy to robić razem, jak pokazano na rysunku 5. To sprawia, że wszelkie zakłócenia, dodające się do sygnału stają się prawdziwym szumem wspólnym, który jest odrzucany przez odbiornik. Jeśli szum ten dostanie się tylko do jednego kanału, a nie do drugiego, stopień jego eliminacji jest minimalny, jeśli w ogóle. Dodatkowo, długości obu ścieżek powinny być utrzymywane na tym samym poziomie. W przeciwnym razie sygnały mogą dotrzeć do odbiornika w różnym czasie, co może powodować problemy z jego poprawnością. Dotyczy to zwłaszcza bardzo szybko przełączających się sygnałów cyfrowych i analogowych o bardzo wysokich częstotliwościach (>1 GHz).
Rys.5. Prowadzenie ścieżek różnicowych — podstawowa zasada. Ścieżki osobno — niepoprawne (u góry); ścieżki blisko siebie — poprawne (na dole).
Podsumowanie
Jak pokazano w tym trzyczęściowym artykule dotyczącym szczególnych wymagań, jakie stawia się: „szybkim” PCB, tj. takim, gdzie używane są sygnały mające częstotliwości dziesiątek i setek (i więcej) megaherców, z uwagi na tak wysokie częstotliwości, układy te stawiają projektantom szczególne wymagania. Głównie skupiające się na uwzględnieniu pasożytniczych pojemności i indukcyjności. A także takie, aby zadbać o dopasowanie impedancji poszczególnych elementów systemu. W artykułach opublikowano szereg wzorów pozwalających na szybkie obliczanie wielu parametrów układów. Jednak pamiętać należy, że wszystkie te zależności są pewnymi przybliżeniami i mają swoje ograniczenia oraz skończoną dokładność.
Źródła:
https://www.analog.com/en/analog-dialogue/articles/high-speed-printed-circuit-board-layout.html
https://www.ti.com/lit/ml/slyp173/slyp173.pdf
https://citeseerx.ist.psu.edu/document?repid=rep1&type=pdf&doi=109f28afa7727cac12c0dc4151447410434d0951
Fajne? Ranking DIY
