Szukam darmowej wersji NIOS2 i Quartus

Czy istenieje pełna "darmowa" wersja (gdzie?) softu NIOS2 i Quartus?

Witaj!

na mój gust jest tak:
-SOPC Builder do wygenerowania struktury NIOS-a jest w każdym quartusie (nawet free webedition )
-NIOSII ipcore jest do celow ewaluacyjnych free
-gdy wykorzystujemy NIOS2 IDE(free) do pisania własnego softu na NIOS-a nie potrzebna jest licencja na ipcora. Jest potrzebna jedynie gdy chcemy korzystac z innego kompilatora (bez licencji SOPC generuje strukture procka "ważną" przez 30 dni)

licencja jest jeszcze potrzebna do wsadzania NIOSa do plyty innej niz firmowe kity( Nios II development kits ) , ale tego nie da sie chyba sprawdzić więc ogólnie NIOS jest darmowy

jeśli plotę bzdury, proszę mnie porawić..

pozdrawiam

ps. https://www.altera.com/support/software/downl...ios2/dnl-nios2.jsp?WT.mc=q6_hs_fe_fl_tx_1_144

http://ecat.edacafe.com/corpprofile.php?vendor_id=9000581

Witaj.
Ograniczenia wersji edukacyjnej są następujące:

[1] Quartus nie tworzy pliku *.pof dla pamięci EPCS
[2] Procesor działa przez 1 godzinę, pod warunkiem, że aktywny jest "kabel" programatora - PC jest połączone z FPGA

Mam zestaw DE2, stąd wiem o tym. Jeśli zatem będę chciał zbudować własną płytkę z FPGA i układem scalonym EPCS (nieulotna pamięć struktury)....

efpegie wrote:

Witaj.
Ograniczenia wersji edukacyjnej są następujące:

[1] Quartus nie tworzy pliku *.pof dla pamięci EPCS
[2] Procesor działa przez 1 godzinę, pod warunkiem, że aktywny jest "kabel" programatora - PC jest połączone z FPGA

Mam zestaw DE2, stąd wiem o tym. Jeśli zatem będę chciał zbudować własną płytkę z FPGA i układem scalonym EPCS (nieulotna pamięć struktury)....

[1] napewno da sie zaprogramowac fpga alterowa z flasha
[2] ja bym wysledzil (nie wiem jak sie nazywa odpowiednik chipscopa dl altery ale cos takiego istnieje na 100%) gdzie jest ten modul ktory blokuje proca, nastepnie z odpowiednika fpga_editora lub fpga_floorlplana alterowego ustawil ten sygnal na stale na 0 lub 1 jak tam tego to wymaga, potem to juz tylko napisac skrypt aby przy kazdej generacji rbf-a? (odpowiednika xilinxowego bita) odplac ten tool ....

Jeszcze raz, bo widzę, że nie rozumiemy się.

[1] Quartus nie generuje pliku *.pof projektu, w którym występuje struktura procesora NIOS2 uzyskanego przy użyciu SOPC. Powstaje jednak plik time_limited*.sof, który konfiguruje układ FPGA, ale nie da się go wgrać do układu EPCS16 - nie ten format. (patrz: komunikaty podczas kompilacji projektu struktury i proca).

efpegie wrote:

Jeszcze raz, bo widzę, że nie rozumiemy się.

[1] Quartus nie generuje pliku *.pof projektu, w którym występuje struktura procesora NIOS2 uzyskanego przy użyciu SOPC. Powstaje jednak plik time_limited*.sof, który konfiguruje układ FPGA, ale nie da się go wgrać do układu EPCS16 - nie ten format. (patrz: komunikaty podczas kompilacji projektu struktury i proca).

aha to sorki

Czesc,

Efpegie ma racje, Altera jak generuje plik do programowania FPGA z Nios w wersji ewaluacyjnej to w samym pliku konfiguracyjnym jest juz pierwsze zabezpieczenie, ze dziala tylko przez godzine. Niestety tak jest. Jakby to byl software to znalazloby sie rozwiazanie ale niestety to jest hardware. Swoja droga czego sie spodziewac od vendora, ktory nie daje Ci dostepu to swojego boundary scan register jak Xilinx?

Pozdrawiam,
tony_tg