Wybór programu do syntezy VHDL z obsługą przerzutników RS, alternatywy dla Synplify

✨ Dyskusja dotyczy wyboru programu do syntezy kodu VHDL z obsługą przerzutników RS, jako alternatywy dla Synplify, który ogranicza się do przerzutników typu D i zgłasza problemy z syntezą przerzutników RS. Użytkownik poszukuje narzędzia do syntezy dla układów programowalnych, niekoniecznie FPGA, np. pochodnych GAL. Wskazano na pakiet Xilinx ISE (w tym wersję WebPACK) jako darmowe lub ewaluacyjne narzędzie do syntezy i implementacji, choć z ograniczeniami i dedykowane dla układów Xilinx Spartan. Wspomniano także o programie Leonardo, dostępny bezpłatnie do użytku własnego po rejestracji, oraz o narzędziach producentów FPGA (Xilinx, Altera, Lattice) oferujących wersje syntezatorów pod swoje układy. Podkreślono, że nie każdy kod VHDL jest syntezowalny, a przerzutniki typu latch są niezalecane w FPGA. Dyskutowano o możliwości implementacji przerzutnika RS w architekturze GAL poprzez sprzężenia zwrotne makrocel, jednak z uwagą na ograniczenia związane z sygnałami zegarowymi i asynchronicznymi resetami. Zasugerowano, że układ z przerzutnikami RS można przeprojektować na przerzutniki D, ewentualnie z prostą logiką kombinacyjną przed przerzutnikiem. Autor ostatecznie zaprojektował automat synchroniczny taktowany zegarem, który syntezuje się poprawnie, choć napotkał problem z asynchronicznym resetem w liście wrażliwościowej sygnałów w VHDL. Poruszono także kwestie zgodności standardu VHDL w narzędziu ActiveHDL oraz rozróżnienie między producentami oprogramowania (Aldec vs Evatronix).
Wygenerowane przez model językowy.