Elektroda.pl
Elektroda.pl
X
Proszę, dodaj wyjątek dla www.elektroda.pl do Adblock.
Dzięki temu, że oglądasz reklamy, wspierasz portal i użytkowników.

Pamięci SDRAM i procesor sygnałowy ADSP-21065L - PROBLEM!!

quantor 03 Sie 2007 12:49 682 0
  • #1
    quantor
    Poziom 10  
    Witam.

    W ramach pracy dyplomowej projektuję układ z procesorem sygnałowym ADSP-21065L. Współpracuje on z pamięciami SDRAM, które jak na ironię trochę trudno było ostać. Otrzymałem układy NANYA NT5SV16M16AT (4M słów x 16 bitów x 4 banki = 16M x 16bit):
    http://www.datasheetarchive.com/search.php?q=NT5SV16M16AT
    ale o tym za chwilę.


    Procek ma 32-bitową szynę danych, może jednak obsłużyć kości o węższej szynie przy odpowiednim połączeniu (np. 2 kości po 16bit, 4 po 8 bit, 16 po 4bit)...

    W manualu do procesora:
    http://www.analog.com/UploadedFiles/Associated_Docs/4923823818314265L_book_um.pdf
    jest rozdział poświęcony interfejsowi SD-RAM (PDF strona 519).


    I tu sedno mojego problemu:

    Są dwa różne przykładowe schematy: na stronie 520 jest połączenie 4 kości 1Mx8x2 (wspólna szyna sterująca i adresowa), natomiast na stronie 521, połączono 8 kości 4Mx4x4, szynę sterującą rozdzielono przerzutnikiem.


    PO CO JEST TEN PRZERZUTNIK??!!

    Po co go zastosowano? Dlatego, że jest więcej kości, czy dlatego, że każda z kości składa się z czterech banków (a nie jak w poprzednim przykładzie bez przerzutnika - z dwóch)?

    Przypominam, że moje kości, które chcę zastosować są 16bitowe, więc byłyby podłączone tylko dwie, jednak są one zorganizowane w 4 banki (4Mx16x4).

    Czy muszę u siebie zastosować taki przerzutnik??... Czy po prostu połączyć szyny jak w pierwszym przykładzie, prowadząc wejścia adresowe banków (B0, B1) do starszych bitów szyny adresowej procesora??...

    Z góry dziękuję za pomoc, bo ja się w tym trochę nie łapię (wychodzą braki w znajomości SDRAMów)...

    --
    Pozdrawiam - Piotr G.