logo elektroda
logo elektroda
X
logo elektroda
Adblock/uBlockOrigin/AdGuard mogą powodować znikanie niektórych postów z powodu nowej reguły.

Projektowanie układu ADPLL

Aioneru 24 Gru 2007 11:45 1278 1
  • #1 4619609
    Aioneru
    Poziom 1  
    W ramach projektu większego urządzenia mam do zaprojektowania układ w pełni cyfrowej pętli sprzężenia fazowego (ADPLL). Haczyk jest taki, iż nie może być wykorzystane żadne gotowe rozwiązanie, któremu należy jedynie zadać parametry pracy (np. układ 74HC297), projektowany układ musi składać się tylko z podstawowych elementów cyfrowych (przerzutniki, liczniki etc.).

    Układ ma służyć do synchronizacji zewnętrznego zegara za pośrednictwem sygnału 1 PPS dostarczanym przez odbiornik GPS. Sygnał taki ma częstotliwość 1 Hz i postać sygnału prostokątnego, gdzie wartość maksymalna trwa około 30 µs, a pozostały czas okresu sygnał ma wartość 0. Celem pętli ma być usunięcie ewentualnych zakłóceń z sygnału wejściowego i zapewnienie zgodności sygnału wyjściowego względem wejściowego z dokładnością do 1 µs. Czas po jakim pętla osiągnie sprzężenie powinien być jak najmniejszy, zaś pozostałe parametry pracy pętli mają marginalne znaczenie.

    Ponieważ nigdy wcześniej nie miałem styczności z układami PLL sięgnąłem po wszędzie polecaną swoistego rodzaju 'biblię' w tym temacie, czyli książkę 'Phase Locked Loops: Design, Simulation and Applications' autorstwa Rolanda Besta. Niestety, o ile temat analogowych i mieszanych układów PLL jest bardzo rozbudowany, to sekcja poświęcona układom ADPLL (około 80 z 400 stron) jest dosyć skromna.

    Jeżeli chodzi o detektor fazy to wszystko jest bardzo, bardzo dokładnie opisane zarówno w przypadku bramki XOR, przerzutnika JK-flipflop jak i układu PFD (dwa odpowiednio połączone ze sobą przerzutniki D-flipflop). Jednak pozostałe elementy opisano bardzo dokładnie pod względem działania, jednak o ich budowie ani słowa, tylko ciągle odsyłacze do wspominanego układu 74HC297.

    No i wreszcie pytania:

    1. Czy ktoś może polecić jakąś inną solidną pozycję literaturową odnośnie procesu projektowania oraz budowy układów ADPLL (w języku polskim lub angielskim) ?

    2. Gdzie szukać informacji na temat budowy elementów przeznaczonych dla ADPLL o których mowa w książce, w szczególności chodzi o filtr (tzw. K-Counter) i oscylator sterowany cyfrowo (tzw. ID-Counter) ? A może istnieją jakieś samodzielne układy scalone realizujące to zadanie (przy czym odpadają mikrokontrolery i realizacja programowa, oraz układy scalone zawierające wszystkie połączone już ze sobą wewnątrz elementy ADPLL co uniemożliwia przyjrzenie się ich komunikacji) ? Dołączam ilustrację, jak taki układ powinien się teoretycznie zachowywać.

    3. Jakich narzędzi użyć do symulacji takiego układu ? Do wspominanej książki dołączony jest program przeznaczony do symulacji układów ADPLL zbudowanych w oparciu o bramkę XOR lub przerzutnik JK-flipflop oraz licznik K-Counter (w ramach filtru) oraz ID-Counter (w ramach oscylatora), jednak nie radzi on sobie w ogóle z tak niską częstotliwością pracy pętli. W samej książce są wyprowadzone wszelkie transmitancje niezbędne do potraktowania analogowego PLL jako regulatora z punktu widzenia automatyki, można to wbić do Simulinka i bawić się w badanie czasu odpowiedzi na wymuszenia skokowe fazy sygnału wejściowego itd., ale ADPLL są silnie nieliniowymi układami i coś takiego chyba nie wchodzi w ogóle w grę. Szukam i szukam i wszędzie znajduję programy dedykowane do projektowania i symulacji analogowych lub mieszanych układów PLL, a wolałbym przetestować zaprojektowany układ zanim go poskładam.
REKLAMA