Witam. Czy można wysoki stan logiczny z bramki CMOS dopasować dzielnikiem rezystorowym do stanu bramki wykonanej w technologii TTL, czy może są ku temu jakieś przeciwskazania?
Aby zobaczyć materiał na tym forum musisz być zalogowany
Aby zobaczyć materiał na tym forum musisz być zalogowany