[STM32][C/uVision4] Częstotliwość przerwania SysTick

#include "stm32f10x.h"

void GPIO_Configuration(void)
{
  //konfigurowanie portow GPIO
  GPIO_InitTypeDef  GPIO_InitStructure; 

  GPIO_InitStructure.GPIO_Pin = GPIO_Pin_8 | GPIO_Pin_9 | GPIO_Pin_10 | GPIO_Pin_11 | GPIO_Pin_12 | GPIO_Pin_13 | GPIO_Pin_14 | GPIO_Pin_15;
  GPIO_InitStructure.GPIO_Speed = GPIO_Speed_50MHz;
  GPIO_InitStructure.GPIO_Mode = GPIO_Mode_Out_PP;
  GPIO_Init(GPIOB, &GPIO_InitStructure);
}


void RCC_Configuration(void)
{
  //konfigurowanie sygnalow taktujacych
  ErrorStatus HSEStartUpStatus;

  RCC_DeInit();                                                             //Reset ustawien RCC
  RCC_HSEConfig(RCC_HSE_ON);                                      //Wlaczenie HSE
  HSEStartUpStatus = RCC_WaitForHSEStartUp();               //Odczekaj az HSE bedzie gotowy
  if(HSEStartUpStatus == SUCCESS)
  {
    FLASH_PrefetchBufferCmd(FLASH_PrefetchBuffer_Enable);//
    FLASH_SetLatency(FLASH_Latency_2);                        //ustaw zwloke dla pamieci Flash; zaleznie od taktowania rdzenia
	                                                                   //0:<24MHz; 1:24~48MHz; 2:>48MHz
    RCC_HCLKConfig(RCC_SYSCLK_Div1);                          //ustaw HCLK=SYSCLK
    RCC_PCLK2Config(RCC_HCLK_Div1);                            //ustaw PCLK2=HCLK
    RCC_PCLK1Config(RCC_HCLK_Div2);                            //ustaw PCLK1=HCLK/2
    //RCC_PLLConfig(RCC_PLLSource_HSI_Div2, RCC_PLLMul_9); //ustaw PLLCLK = HSI/2*9 czyli 8MHz/2*9 = 36 MHz
    //RCC_PLLConfig(RCC_PLLSource_HSE_Div2, RCC_PLLMul_9); //ustaw PLLCLK = HSE/2*9 czyli 8MHz/2*9 = 36 MHz
    RCC_PLLConfig(RCC_PLLSource_HSE_Div1, RCC_PLLMul_9); //ustaw PLLCLK = HSE*9 czyli 8MHz*9 = 72 MHz
    RCC_PLLCmd(ENABLE);                                               //wlacz PLL
    while(RCC_GetFlagStatus(RCC_FLAG_PLLRDY) == RESET);//odczekaj na poprawne uruchomienie PLL
    RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK);           //ustaw PLL jako zrodlo sygnalu zegarowego
    while(RCC_GetSYSCLKSource() != 0x08);                      //odczekaj az PLL bedzie sygnalem zegarowym systemu


    RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOA, ENABLE);//wlacz taktowanie portow GPIO A, B i C
    RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOB, ENABLE);
    RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOC, ENABLE);
  }
  else
  {
  } 
}

void NVIC_Conf(void)
{
//Konfigurowanie kontrolera przerwan NVIC
#ifdef  VECT_TAB_RAM  
  // Jezeli tablica wektorow w RAM, to ustaw jej adres na 0x20000000
  NVIC_SetVectorTable(NVIC_VectTab_RAM, 0x0); 
#else  // VECT_TAB_FLASH
  // W przeciwnym wypadku ustaw na 0x08000000
  NVIC_SetVectorTable(NVIC_VectTab_FLASH, 0x0);   
#endif
}


int main(void)
{
  volatile unsigned long int i;
		
  RCC_Configuration();
  NVIC_Conf();
  GPIO_Configuration();

  GPIO_ResetBits(GPIOB, GPIO_Pin_8 | GPIO_Pin_9 | GPIO_Pin_10 | GPIO_Pin_11 | GPIO_Pin_12 | GPIO_Pin_13 | GPIO_Pin_14 | GPIO_Pin_15);		 
  
  // SysTick bedzie taktowany z f = 72MHz/8 = 9MHz
  SysTick_CLKSourceConfig(SysTick_CLKSource_HCLK_Div8);

  // Przerwanie ma byc co 1s, f = 9MHz / 1, czyli powinno byc 9'000'000 cykli 
  if (SysTick_Config(9000000ul))
  {
    while(1);		// W razie bledu petla nieskonczona
  }					


  do{								 
     GPIO_WriteBit(GPIOB, GPIO_Pin_8, Bit_SET);
     for(i = 0; i < 0x5B8D80ul; i++);			   //okolo 0.5s przy 72MHz, na plytce
     GPIO_WriteBit(GPIOB, GPIO_Pin_8, Bit_RESET);
     GPIO_WriteBit(GPIOB, GPIO_Pin_9, Bit_SET);
     for(i = 0; i < 0x5B8D80ul; i++);
     GPIO_WriteBit(GPIOB, GPIO_Pin_9, Bit_RESET);
  } while(1);
  return 0;
}

void SysTick_Handler(void)
{
   GPIO_WriteBit(GPIOB, GPIO_Pin_10, (BitAction)(1-GPIO_ReadOutputDataBit(GPIOB, GPIO_Pin_10)));

}

static __INLINE uint32_t SysTick_Config(uint32_t ticks)
{ 
  if (ticks > SysTick_LOAD_RELOAD_Msk)  return (1);            /* Reload value impossible */
                                                               
  SysTick->LOAD  = (ticks & SysTick_LOAD_RELOAD_Msk) - 1;      /* set reload register */
  NVIC_SetPriority (SysTick_IRQn, (1<<__NVIC_PRIO_BITS) - 1);  /* set Priority for Cortex-M0 System Interrupts */
  SysTick->VAL   = 0;                                          /* Load the SysTick Counter Value */
  SysTick->CTRL  = SysTick_CTRL_CLKSOURCE_Msk | 
                   SysTick_CTRL_TICKINT_Msk   | 
                   SysTick_CTRL_ENABLE_Msk;                    /* Enable SysTick IRQ and SysTick Timer */
  return (0);                                                  /* Function successful */
}

USART1->CR1=USART_CR1_UE|USART_CR1_TE|USART_CR1_RE|USART_CR1_RXNEIE;
RCC->CFGR|=RCC_CFGR_PLLMULL6|RCC_CFGR_PLLSRC|RCC_CFGR_PPRE1_DIV2|RCC_CFGR_MCO_HSE;

RCC_CR_HSEON_bb=1;						// enable HSE clock
while (!RCC_CR_HSERDY_bb);				// wait for stable clock
ADC1_CR2_JSWSTART_bb = 1;
I2C1_CR1_START_bb = 1;					// request a start
while (I2C1_SR1_SB_bb == 0);			// wait for start to finish

 800019a:	2201      	movs	r2, #1
[...]
	ADC1_CR2_JSWSTART_bb = 1;				// start Injected Group
 800019e:	4b0d      	ldr	r3, [pc, #52]	; (80001d4 <adc_get_internals+0x50>)
 80001a0:	601a      	str	r2, [r3, #0]
	while (ADC1_SR_JEOC_bb == 0);			// wait for conversions to end
 80001a2:	4a0d      	ldr	r2, [pc, #52]	; (80001d8 <adc_get_internals+0x54>)
 80001a4:	6813      	ldr	r3, [r2, #0]
 80001a6:	2b00      	cmp	r3, #0
 80001a8:	d0fb      	beq.n	80001a2 <adc_get_internals+0x1e>
	ADC1_SR_JEOC_bb = 0;					// reset "end of conversion" flag
 80001aa:	2300      	movs	r3, #0
 80001ac:	6013      	str	r3, [r2, #0]
[...]
 80001d4:	42248154 	.word	0x42248154
 80001d8:	42248008 	.word	0x42248008

#define RCC_CR_PLLRDY_bb					bitband_t m_BITBAND_PERIPH(&RCC->CR, RCC_CR_PLLRDY_bit)