[Rozwiązano] SN74LV8154 – dzielnik 32.768kHz do 1Hz, czy układ z resetem przez Y7 zadziała?

Dzień dobry,
prototypuję część układu do zegara, która ma podzielić sygnał prostokątny o częstotliwości 32 768 Hz (0–3,3 V) do częstotliwości 1 Hz. Chcąc uzyskać opisany sygnał wyjściowy z jednej kości (bez stosowania licznika 14-bitowego ani dodatkowego przerzutnika typu D) zdecydowałem się na zastosowanie układu SN74LV8154. Przesyłam również link do noty katalogowej układu https://www.ti.com/lit/ds/symlink/sn74lv8154....87&ref_url=https%3A%2F%2Fhu.mouser.com%2F

(schemat poniżej):



Moja logika działania układu jest taka:
CLKA -> sygnał wejściowy do podziału przez 2^15 (32 768 Hz)
CLKB -> do GND (drugi licznik B nieużywany)
GAL/GAU/GBL/GBU -> skonfigurowane tak, aby wyjścia (Y0–Y7) odzwierciedlały stan wyższego bajtu licznika A.
RCLK -> stan rejestru wyjściowego jest aktualizowany z każdym zboczem narastającym sygnału wejściowego.
RCOA -> wyjście przepełnienia (nie używam).
CLKBEN -> VCC (drugi licznik B nieużywany).
Y7(MSB)/CCLR# -> Y7 pozostaje w stanie niskim do momentu przepełnienia 15-bitowego licznika A. CCLR# pozostaje podciągnięta przez R24 do VCC (uniemożliwiając spontaniczny reset licznika). Zmiana stanu Y7 z niskiego na wysoki powoduje podanie na CCLR# impulsu do stanu niskiego (GND) poprzez tranzystor NPN, powodując reset licznika. Impuls trwa znacznie krócej niż okres sygnału wejściowego, aby nie było konfliktu z kolejnym zboczem narastającym na CLKA (wejście zerowania jest asynchroniczne). Przy kolejnym zboczu narastającym na CLKA licznik przechodzi z wyzerowanej wartości do 1. Dodatkowa dioda przy NPN zabezpiecza bazę przed zbyt wysokim ujemnym napięciem.

Proszę o informację od bardziej doświadczonych, czy nie popełniłem jakiejś "gafy", która spowoduje brak poprawnego działania.

Hmm... a po co go resetować przez jakiś dziwny układ? Niech se "po bożemu" liczy dalej i daj mu się przekręcić co 2 sekundy a sygnał o częstotliwości 1Hz powinieneś mieć na Y6 (przy ustawieniu na wyjściu starszego bajtu licznika A).

Pozdr!

>>21656074
Wydaje mi się, że przy tym podejściu wystąpią dwa problemy, stąd próba implementacji resetu licznika z mojej strony:
1. stan wysoki na Y6 wystąpi dwukrotnie (najpierw przy wartości 7FFF, a później, zaraz przed przepełnieniem FFFF) w czasie liczenia do zapełnienia licznika 2 s
2. nawet znajdując sposób na zignorowanie "powtórzenia" Y6 - okres między załączeniami Y6 będzie wynosił 2 s, zamiast 1 s.

Cytat:

stan wysoki na Y6 wystąpi dwukrotnie(najpierw przy wartości 7FFF, a później zaraz przed przepełnieniem FFFF) w czasie liczenia do zapełnienia licznika 2s

Się nie znam, ale czy przypadkiem nie od 4000 do 7FFF i od C000 do FFFF, czyli w ciągu dwóch sekund, dwa razy po pół sekundy, z półsekundowymi przerwami, czyli dokładnie z częstotliwością 1 Hz, jakiej sądząc po tytule, oczekujesz?
No, chyba że chodzi nie tyle o przebieg 1 Hz, w domyśle symetryczny, co o krótkie impulsy - szpilki w sekundowych odstępach.
Trzeba by doprecyzować.

Pełna zgoda. Na wyjściu Y6 będzie 1 Hz, z wypełnieniem 50%. Jako że dalsze części układu reagują na zbocze narastające, układ resetujący jest zupełnie niepotrzebny.

Bardzo dziękuję za fachową pomoc!

Uproszczenie układu zgodnie z sugestiami w odpowiedzi, usunięcie członu resetu i wykorzystanie wyjścia Y6.