Graf automatu Active-HDL. Projekt automatu w VHDL-u.

✨ Dyskusja dotyczy projektu automatu w VHDL realizującego zadania na wejściu A z impulsami o zmiennym czasie trwania. Automat ma generować sygnały wyjściowe: X (impuls 3ms, gdy 3 kolejne impulsy są coraz krótsze), Y (impuls 2ms, gdy przerwa między impulsami jest krótsza niż każdy impuls), Z (impuls 1ms, gdy suma czasu dwóch impulsów i przerwy jest krótsza niż 2ms) oraz W (fala prostokątna o wypełnieniu 50% i częstotliwości równej średniej częstotliwości impulsów na wejściu A w ciągu ostatniej sekundy). Zalecane jest rozdzielenie każdego wyjścia na osobny automat stanów (FSM). Propozycja rozwiązania obejmuje wykorzystanie liczników do pomiaru czasów impulsów i przerw oraz generowanie sygnałów wyjściowych na podstawie porów czasów. Wskazano, że w Active-HDL można tworzyć grafy stanów z odpowiednimi deklaracjami wejść, wyjść i sygnałów, jednak brak jest szczegółowego schematu graficznego. Dyskusja porusza także kwestie nazewnictwa stanów i sygnałów oraz problem generacji fali prostokątnej W, którą można uzyskać przez odwracanie sygnału co określony czas obliczony na podstawie liczników. Autor projektu ma trudności z implementacją i wizualizacją grafu w Active-HDL, zwłaszcza dla wyjścia W, a inni uczestnicy sugerują samodzielne opanowanie podstaw FSM i technik pomiaru czasu w VHDL. Projekt wymaga dokładnego rozpisania stanów i przejść bez stosowania warunków tekstowych w grafie, aby spełnić wymagania prowadzącego.
Podsumowanie wygenerowane przez AI na podstawie treści dyskusji.