Jak rozwiązać ostrzeżenie stuck clock_enable w Quartus?

Mam kilkanaście ostrzeżen tego typu:


Wszystkie rejestry "contr_reg" zostaly usunięte przez quartus z tego powodu.
Siedziałem dużo czasu analizując schemat wygenerowany przez kompilator i nie widzę
żadnego sygnalu, który byłby na stałe podpięty do VCC.
Może jakas sugestia jak szukać, bo oczywiście nie mam złudzeń, że ktoś znajdzie za mnie ;
adam.

adam.tarn napisał:

/.../

1. skompiluj modul ctrl_reg_i jako 'top-level', jesli ostrzezenia nie
znikna - problem w tym module, jesli tak - w polaczeniach miedzy;
2. znajdz wszystkie sygnaly, ktore maja wplyw na 'clock_enable'
i jeden po drugim odlaczaj je od logiki a lacz jako pin, jesli
w pewnym momencie problem zniknie, bedziesz wiedzial ktory sygnal
jest zle podlaczony, w tym momencie powinno juz byc latwo;
3. jesli do sterowania uzywasz FSM - sprawdz, czy wszystkie stany
maszyny sa osiagalne, quartus oferuje 'fsm editor' w ktorym
latwo to przesledzic;

opisz rezultaty testow jesli jesli nie znajdziesz bledu ;

J.A

Punkty 1 i 2 doprowadziły mnie do maszyny stanów,
w której jeden z: "następny stan" miał zły numerek,
rezultat użycia "copy&paste" bez należytej uwagi.
Dzięki.
adam.