Narzędzia z jakimi pracuję:
ISE 8.2.03i
Activ Hdl 7.1 sp1.23
No i podczas symulacji czasowej mam 'X' na niektórych sygnałach, na których ich nie powinno być. A nie powinno ich być ponieważ taka sama symulacja czasowa w Modelsim symuluje się prawidłowo. No i moduł w rzeczywistym fpga też działa.
Zrobiłem update bibliotek Xilinxa (rozmiary bibliotek w katalogu ise i active są takie same "simprim" ), wszystko się kompiluje tylko właśnie źle symuluje.
Macie jakieś pomysły co jeszcze mogę zrobić aby mi symulacja czasowa w active hdl działała? Może o czymś jeszcze zapomniałem.
Różnice w symulacjach Modelsim i Active hdl pojawiają się podczas resetu układu.
pozdrawiam.
ISE 8.2.03i
Activ Hdl 7.1 sp1.23
No i podczas symulacji czasowej mam 'X' na niektórych sygnałach, na których ich nie powinno być. A nie powinno ich być ponieważ taka sama symulacja czasowa w Modelsim symuluje się prawidłowo. No i moduł w rzeczywistym fpga też działa.
Zrobiłem update bibliotek Xilinxa (rozmiary bibliotek w katalogu ise i active są takie same "simprim" ), wszystko się kompiluje tylko właśnie źle symuluje.
Macie jakieś pomysły co jeszcze mogę zrobić aby mi symulacja czasowa w active hdl działała? Może o czymś jeszcze zapomniałem.
Różnice w symulacjach Modelsim i Active hdl pojawiają się podczas resetu układu.
pozdrawiam.