Witam serdecznie,
Mam takie zadanie:
"Zaprojektować i zbudować minimalny układ kombinacyjny realizujący funkcję przełączającą f3 w strukturze [NAND, MUX(4)], wykorzystując układy scalone 00, 04, 10, 20, 30, 153. "
Zaczynam od tego, że na podstawie jakiegoś algorytmu, wyznaczam sobie tę funkcję, i wygląda ona dla mnie tak:
f3(x1,x2,x3,x4,x5) = sigma(00,30,31,02,12,22,26,27,17,35)
Robię tablicę karnaugh, w celu znalezienia MPD.
MPD wygląda tak:
f3 = !x1!x2!x3!x4!x5 + x1x2!x3!x4 + !x3x4!x5 + x1!x2x4 + !x1x2x3x4x5 + x1x2x3!x4x5
Skoro już mam MPD, to metodą traczyka wyznaczam sobie odpowiednie argumenty na linie adresowe:
x1 x2 x3 x4 x5
0 0 0 0 0
1 1 0 0 -
- - 0 1 0
1 0 - 1 -
0 1 1 1 1
1 1 1 0 1
Z czego wychodzi, że x3 oraz x4 będą na wejściach adresowych.
Dlatego też następnie konstruję tabelę karnaugh, z lewej strony wpisując x3x4, a do góry pozostałe x'y, ponieważ tylko je będę rozpatrywać.
Z czterech wierszy, powstają cztery implikanty:
I1 = !(x1x2x5) + x1x2
I2 = !(x1x2x5) + !x1x2!x5 + x1!x2!x5
I3 = x1!x2!x5 + x1!x2
I4 = x1x2x3
Części pogrubione/pochylone się powtarzają, więc używam ich w schemacie kilka razy.
Używam układu 7400 z 4 bramkami NAND(2), 7004 z NOT, 74150 z MUX(4) oraz 2 układów z NAND(3).
Więc mój problem jest taki, że nie mogę tutaj osiągnąć WZU= 4 (Współczynnik złożoności układowej).
Układ wygląda tak z grubsza:
Aby zobaczyć materiał na tym forum musisz być zalogowany
Mam takie zadanie:
"Zaprojektować i zbudować minimalny układ kombinacyjny realizujący funkcję przełączającą f3 w strukturze [NAND, MUX(4)], wykorzystując układy scalone 00, 04, 10, 20, 30, 153. "
Zaczynam od tego, że na podstawie jakiegoś algorytmu, wyznaczam sobie tę funkcję, i wygląda ona dla mnie tak:
f3(x1,x2,x3,x4,x5) = sigma(00,30,31,02,12,22,26,27,17,35)
Robię tablicę karnaugh, w celu znalezienia MPD.
MPD wygląda tak:
f3 = !x1!x2!x3!x4!x5 + x1x2!x3!x4 + !x3x4!x5 + x1!x2x4 + !x1x2x3x4x5 + x1x2x3!x4x5
Skoro już mam MPD, to metodą traczyka wyznaczam sobie odpowiednie argumenty na linie adresowe:
x1 x2 x3 x4 x5
0 0 0 0 0
1 1 0 0 -
- - 0 1 0
1 0 - 1 -
0 1 1 1 1
1 1 1 0 1
Z czego wychodzi, że x3 oraz x4 będą na wejściach adresowych.
Dlatego też następnie konstruję tabelę karnaugh, z lewej strony wpisując x3x4, a do góry pozostałe x'y, ponieważ tylko je będę rozpatrywać.
Z czterech wierszy, powstają cztery implikanty:
I1 = !(x1x2x5) + x1x2
I2 = !(x1x2x5) + !x1x2!x5 + x1!x2!x5
I3 = x1!x2!x5 + x1!x2
I4 = x1x2x3
Części pogrubione/pochylone się powtarzają, więc używam ich w schemacie kilka razy.
Używam układu 7400 z 4 bramkami NAND(2), 7004 z NOT, 74150 z MUX(4) oraz 2 układów z NAND(3).
Więc mój problem jest taki, że nie mogę tutaj osiągnąć WZU= 4 (Współczynnik złożoności układowej).
Układ wygląda tak z grubsza:
Aby zobaczyć materiał na tym forum musisz być zalogowany
