Kompilacja kodu z FPU na Cortex-M4 w GCC – ustawienia Makefile i toolchain Linaro

Cytat:

This option is not turned on by any -O option besides -Ofast since it can result in incorrect output for programs that depend on an exact implementation of IEEE or ISO rules/specifications for math functions. It may, however, yield faster code for programs that do not require the guarantees of these specifications.

albertb napisał:

- musimy w programie zrezygnować z użycia ERRNO do kontroli operacji zmiennoprzecinkowych

albertb napisał:

Być może. Ekspertem, jak pisałem nie jestem. Ale skąd się ta litania bierze? To przecież sekwencja pojedynczych instrukcji. Bez wglądu w źródełka libm (czyli tej litanii) lub potwierdzenia wiarygodnym linkiem bałbym się Twoje stwierdzenie stosować.

albertb napisał:

Głównie sprawdzanie argumentów. Ale nie jestem takim optymistą jak Ty, że to zadanie trywialne. Przy bibliotekach wykraczamy poza argumenty.

albertb napisał:

gaskoin napisał:

-ffinite-math-only - tym się nie ma co martwić bo ta flaga i tak jest ustawiana domyślnie.

??? - chyba źle doczytałeś.

albertb napisał:

gaskoin napisał:

-fno-signaling-nans - to ma znaczenie przy mnożeniu/dzieleniu liczb zespolonych

Skąd żeś coś takiego wziął?
Ale fakt, tu jest standardowe ustawienie.

albertb napisał:

gaskoin napisał:

Ciekawe co STM powie na pierwiastek z liczbą ujemną ?
No i czy przypadkiem errno nie ma znaczenia tylko na OS ?

Z -ffast-math czy bez ?
Ma takie znaczenie jakie jest zdefiniowane w używanym libm.

albertb napisał:

OS nie ma tu nic do rzeczy.

albertb napisał:

Fajnie że mnie tak lubisz
Tylko naucz się jeszcze odróżniać kompilator od jego bibliotek.

albertb napisał:

Funkcja sinus nie jest częścią składową kompilatora. Jest częścią standardowej biblioteki matematycznej. A tą możesz sobie zmienić pracując na tym samym kompilatorze.

I w związku z tym do takowej nie możesz odnosić manuala gcc.

Cytat:

Do not set ERRNO after calling math functions that are executed with a single instruction, e.g., sqrt. A program that relies on IEEE exceptions for math error handling may want to use this flag for speed while maintaining IEEE arithmetic compatibility.

Cytat:

Floating-point exceptions
The FP extension records the following floating-point exceptions in the FPSCR cumulative bits, see
Floating-point Status and Control Register, FPSCR on page A2-56:
IOC Invalid Operation. The bit is set to 1 if the result of an operation has no mathematical value
or cannot be represented. Cases include infinity * 0, +infinity + (–infinity), for example.
These tests are made after flush-to-zero processing. For example, if flush-to-zero mode is
selected, multiplying a denormalized number and an infinity is treated as 0 * infinity and
causes an Invalid Operation floating-point exception.
IOC is also set on any floating-point operation with one or more signaling NaNs as
operands, except for negation and absolute value, as described in FP negation and absolute
value on page A2-68.
DZC Division by Zero. The bit is set to 1 if a divide operation has a zero divisor and a dividend
that is not zero, an infinity or a NaN. These tests are made after flush-to-zero processing, so
if flush-to-zero processing is selected, a denormalized dividend is treated as zero and
prevents Division by Zero from occurring, and a denormalized divisor is treated as zero and
causes Division by Zero to occur if the dividend is a normalized number.
For the reciprocal and reciprocal square root estimate functions the dividend is assumed to
be +1.0. This means that a zero or denormalized operand to these functions sets the DZC bit.
OFC Overflow. The bit is set to 1 if the absolute value of the result of an operation, produced after
rounding, is greater than the maximum positive normalized number for the destination
precision.
UFC Underflow. The bit is set to 1 if the absolute value of the result of an operation, produced
before rounding, is less than the minimum positive normalized number for the destination
precision, and the rounded result is inexact.
The criteria for the Underflow exception to occur are different in Flush-to-zero mode. For
details, see Flush-to-zero on page A2-62.
IXC Inexact. The bit is set to 1 if the result of an operation is not equivalent to the value that
would be produced if the operation were performed with unbounded precision and exponent
range.
The criteria for the Inexact exception to occur are different in Flush-to-zero mode. For
details, see Flush-to-zero on page A2-62.
IDC Input Denormal. The bit is set to 1 if a denormalized input operand is replaced in the
computation by a zero, as described in Flush-to-zero on page A2-62.

Cytat:

4.6.7 Enabling and clearing FPU exception interruption
Five exception flags (IDC, UFC, OFC, DZC, IOC) are ORed and connected to the interrupt
controller.
There is no individual mask and the enable/disable of the FPU interrupt is done at interrupt
controller level.
The IXC flag is not connected to the interrupt controller and cannot generate an interrupt as
its occurrence is very high. If needed, it must be managed by polling.