W przerzutniku JK są zawarte dwa przerzutniki RS rozdzielone bramkami.
Gdy CLOCK=1 to sygnały z wejść J i K ustawiają pierwszy przerzutnik tzw. master (pan)
Gdy CLOCK=0 to sygnały z wejść J i K są odcinane od pierwszego przerzutnika a do jego wyjść jest podłączany przerzutnik wyjściowy SLAVE (niewolnik), który zapamiętuje stan tego wewnętrznego przerzutnika.
Gdy CLOCK znów jest równe 1, przerzutnik wyjściowy pamięta stan poprzedni a przerzutnik wewnętrzny znów się ustawia wg stanów wejść J i K.
Dodatkowo dla eliminacji stanów niedozwolonych na wejściach, wejścia J i K są blokowane na krzyż przez wyjścia przerzutnika SLAVE. Daje to ten efekt, że przy J=1 i K=1 na kolejnych taktach zegara, wyjście zmienia swój stan na przeciwny (powstaje dwójka licząca).
Pierwszy przerzutnik RS (master) dostaje następujące sygnały wejściowe:
S1=J*CK*/Q
R1=K*CK*Q
J, K - wejścia informacyjne
CK - wejście taktujące
Q i /Q - wyjścia przerzutnika SLAVE (jednocześnie wyjścia przerzutnika JK)
Drugi przerzutnik RS (slave) dostaje na wejścia takie sygnały:
S2=Q1*/CK+/Set
R2=/Q1*/CK+/Reset
Q1 i /Q1 wyjścia przerzutnika MASTER
/CK - zanegowany sygnał taktujący
/Reset i /Set - dodatkowe wejścia ustawiające asynchronicznie przerzutnik SLAVE
dla technologii TTL są to /Reset i /Set (ustawianie zerem) a dla technologii CMOS są to sygnały Reset i Set (ustawianie jedynką).
