STM32F4xx - OpenOCD łączy się tylko kiedy fizycznie procesor jest w stanie RESET

Question

Używam KT-LINK, OpenOCD 0.7.0, libusb. Środowisko działa prawidłowo, kilka identycznych płyt z STM32F4xx działa prawidłowo, debug, flash itp. Jedna idzie opornie. Po podłączeniu się OpenOCD: Standardzik, coś jest nie tak (np. zwarcie). Przypadkiem zauważyłem, że jak nacisnę RESET na płycie i...

mickpr · Accepted Answer

Zastanawiam się, jak masz podłączone piny RESET (TRST i SRST) interfejsu JTAG do MCU i czy próbowałeś programować przez SWD?

mickpr · Answer

Poczytaj w Datasheet - a z pewnością znajdziesz dlaczego tak działa.
http://www.st.com/web/en/resource/technical/document/datasheet/DM00037051.pdf str 24 i 26
oraz poczytaj o możliwości zablokowania JTAG (w celu wykorzystania pinów jako np. GPIO).
W takiej sytuacji MCU używa tych pinów jako JTAG tylko "under reset".

hardtmuth · Answer

Poszukiwań ciąg dalszy.

Procka mam w obudowie 176pin (LQFP)

Znalazłem, że brakuje rezystora pulldown przy linii BOOT0, dolutowałem - brak zmian.
Wyrzuciłem wszystkie pull-up/down i kondensatory filtrujące na linii RST przy złączu JTAG - brak zmian.
Sprawdziłem stany pinów na płycie działającej i tej felernej: PDR_ON (hi), BYPASS_REG (low).
Odpiąłem na wypadek wszystko od pinu PA0, ale zgodnie z notą i tym co wyżej mam ustawione, PA0 nie ma funkcji alternatywnej.

Blokowanie JTAGa znam dobrze, bo kiedyś się z tym trochę bawiłem. Wczoraj udało mi się płytę odpalić, wgrać program i potem procek już pracował normalnie. Płytą potem ktoś inny się bawił i dziś znowu to samo.

Też wczoraj uznałem, że programowo został JTAG wyłączony, jak po kombinowaniu z RST i próbą ładowania w końcu poszło. Dziś nie chce tak lekko pójść.

hardtmuth · Answer

Sprzęt ożył. Odpaliłem płytę w BOOTLOADERZE, połączyłem się z nią OpenOCD (wydając polecenie z poziomu Eclipse).

Połączył się bez błędów tak, jak wyżej, przy wciśniętym reset, tylko tutaj na stałe w boot, więc JTAG nie zdążył się wyłączyć (zakładając, że tak jest).

Telnet localhost 4444.

reset halt

Z poziomu eclispe rozpocząłem load i program się wgrał. Całość chodzi i już mam normalny dostęp do procka przez jtaga.

W Eclipse w startup mam monitor reset halt. Dwie górne pozycje nie są zaznaczone, powinno być OK, a w czasie wgrywania takie cyrki były.

Co do pytania:

Linie TRST i RST są podłączone do złącza JTAG i dalej lecą do KT-linka, trochę polaryzujących rezystorów przy liniach jest + 100nF przy RST przy samym złączu JTAG. Z SWD nie próbowałem, nie chce mi się konfigurować kolejnego jtaga w kompie, bo wiem jaka to jest męka.

Freddie Chopin · Answer

Jest kilka innych powodów podobnego zachowania poza wyłączaniem interfejsu JTAG - jednym z nich jest np. usypianie układu (tryb oszczędzania energii + instrukcja typu WFI/WFE). 4\/3!!

hardtmuth · Answer

Teoretycznie procek się tak zachowywał od początku - świeża sztuka z tacki od dystrybutora.
Potem na chwilę programiści dorwali się do płyty i znowu podobnie.
Teraz płyta już jest użytkowana i póki co nic się nie dzieje. Dziwne.

Co do usypiania, na 99% nie było włączane, bo z tego nie korzystamy.

Jado_one · Answer

Wystarczy przeprogramować funkcje pinów od JTAG'a na inne i już będzie kłopot z połączeniem. Swojego czasu akurat to zrobiłem i potem miałem sporo zabawy, żeby poustawiać z powrotem tak jak było - a że nie opisane w pełni, to musiałem metodą prób i błędów niektóre piny ustawiać, aż trafiłem na właściwe parametry.
Na szczęście programowanie "pod resetem" ratuje w takich sprawach sytuację ;-)

mickpr · Answer

Mhm.... Taka np. ATMEGA - można powiedzieć, że też jest programowana pod reset'em.

STM32F4xx - OpenOCD łączy się tylko kiedy fizycznie procesor jest w stanie RESET

Post #1

Post #2

Post #3

Post #4

Post #5

Post #6

Post #7

Post #8

Post #9

Podsumowanie tematu