Xilinx XC95...XL - jaki programator i oprogramowanie do nauki CPLD?

Witam
Chciałbym w końcu nauczyć się wykorzystywać CPLD, ale nie wiem jak zacząć. Jaki programator można zrobić lub kupić do programowania 3V scalaków i jakie programy można wykorzystać na starcie. Nie znam się na językach programowania, ale znam się dobrze na projektowaniu układów cyfrowych, więc potrzebuję programu w którym projektuje się CPLD w formie schematu. Za wszelką pomoc będę bardzo wdzięczny.
Szukałem różnych informacji na stronie producenta jak i tu, ale nic mi to nie dało, jestem za bardzo zielony.

Zalezy od firmy, ktorej kostek CPLD chcesz uzyc.
Dla kostel Xilinx serii XC95 najlepiej uzyc najswiezszego ISEWebPack dostepnego FREE. Ma modul wprowadzania projektu w postaci schematu i calkiem niezly edytor do tego celu. Nie uzywalem go bo wole VHDL, ale opinie byly raczej pozytywne.

Jesli interesuje Cie zestaw projektowy to wystawilem taki, ktory kupilem jakies 6 m-cy temu, ale okazal sie niepotrzebny.
Znajdziesz go tu : https://www.elektroda.pl/rtvforum/zasoby.php
Szukaj elementu : Design Kit DO-CPLD-DK CR2 + XC9572XL

Nie sledze cen, ale moze na allegro ktos to taniej puszcza. Onegdaj kupilem to za jakies 180PLN.
Jest tam XC9572XV i CoolRunner2 - 256MCell .

Jesli chodzi o Altere to chyba program Quartus II jest obecnie Cool.
Inni producenci w zasadzie sie nie licza na rynku CPLD, wiec chyba nie warto sie nimi zajmowac. No moze jeszcze Lattice robi cos fajnego.

Pozdrawiam, yego

Witam
Coś takiego na pewno by mi się przydało, ale dokładnie co to jest, nie mogę nic znaleźć na temat tego design kit. Czym to można programować?

Tu : http://www.digilent.org/Data/Products/XC2XL/XC2XL-rm.pdf znajdziesz dosc dokladny opis plyty z tego kitu.

W zestawie znajduje sie kabel do programowania przez interface JTag poprzez port rownolegly. ISE WebPack daje sobie z tym doskonale rade.

Wiecej informacji znajdziesz tu : http://www.xilinx.com/xlnx/xebiz/designResour...BV_EngineID=ccceaddjhimmkfmcefeceihdffhdfkf.0 .

Plytka jest mala i bardzo poreczna. Posiada takze sporo zlacz we/wy przez ktore mozna dolaczyc urzadzenia zewnetrzne, ktore samemu sie zaprojektuje.

Najnowszy ISE WebPack jest zawsze dostepny FREE na stronach Xilinxa.

Pozdrawiam, yego

Pozwoliłem sobie „podpiąć się” pod ten temat, aby nie rozrzucać istotnych informacji po całym forum. Dopiero zaczynam zabawę z układami programowalnymi i mam kilka pytań dot. układu XC9572XL:
1. W wyprowadzeniach tego układu są 3 piny masy (GND) oraz 2 zasilania (VCC). Czy projektując płytkę muszę podłączyć wszystkie piny? Czy może zalecane jest podłączenie wszystkich wyprowadzeń, ale w wyjątkowych sytuacjach można niektóre pominąć? A może nie warto ryzykować, bo być może układ nie będzie działał w sposób stabilny (przepraszam za sugerowanie odpowiedzi)?
2. W układzie występują 3 globalne wejścia zegarowe (GCK). Czy istnieje możliwość wykorzystania innych wejść I/O do taktowania układu? Czy dobrze mi się wydaje, że możliwość taka istnieje, ale jest to sposób mniej wydajny, niepotrzebnie wykorzystujący makrokomórki i mający gorsze parametry czasowe?
3. Podobne wątpliwości mam z globalnym wejściem resetu (GSR). Czy np. po zaprogramowaniu kości w jakiś układ sekwencyjny i włączeniu go do zasilania, przerzutniki będą mogły ustawić się w przypadkowe stany, które trzeba wcześniej „wyczyścić"?. Czy zrobić to sprzętowo (poprzez wejście GSR) czy lepiej programowo w VHDLu zerując na początku procesu wszystkie przerzutniki?

Z góry dziękuję za jakąkolwiek pomoc.

Czesc,

AD.1
Jaki dokladnie uklad z tej seri chcesz uzyc? Podaj dokladne oznaczenie.

AD.2
Dedykowane wejscia zegarowe sa fajne bo dbaja o pare rzeczy w srodku ukladu takie jak clock skew co moze byc decydujace o tym czy Twoj uklad zadziala czy nie. Jak podasz jaki dokladnie uklad uzywasz to bedzie mozna cos wiecej powiedziec. Polecam uzycie ISE z Xilinx'a i pobawienie sie swoim design'em na zasadzie zmiany wyprowadzen na inne piny itd. Popatrz na raporty jakie ISE generuje i zobacz w analizie czasowej czy to jest dla Ciebie wazne czy nie. Zobacz tez gdzie te globalne zegary ida. tzn. czy moga napedzac kazdy FF czy tylko w obrebie banku w ktorym sie znajdura itp.

AD3.
GSR jest globalnym Set Reset wiec podejrzewam, ze da sie to zaprogramowac czy ma ustawiac czy zerowac przerzutniki jak to wejscie ustawisz aktywne. Trzeba popatrzec w dokumentacje. Tyle tylko, ze to jest globalny sygnal wiec "wszystkie" przerzutniki zostana tak samo ustawione. Tak apropo to ten sygnal jest wysylany po wlaczeniu zasilania i nadpisuje to co uzytkownik chce robic a potem dopiero oddaje kontrole dla uzytkownika. (tak jest dla FPGA ale dla CPLD sprawdzilbym to jeszcze w dokumentacji itd.)

Pozdrawiam,
tony_tg

Witam
Mam już zestaw projektowy "Design Kit DO-CPLD-DK CR2 + XC9572XL", ciekawe kiedy uda się mi zaprogramować cokolwiek działającego? W razie problemów będę pytał , w końcu jest coś czego nie umiem i z pomocą forum ELEKTRODY mam szansę nauczyć się.

Nie tyle co mówię, że te matryce są bee, ale uważam iż do początkowej zabawy lepiej jest użyć matryc FPGA. Ostatnio programowałem XC9572XL i strasznie się nagimnastykowałem żeby umieścić to co miało tam być, co sprowadzało się do ciągłego optymalizowania kodu. Układy FPGA są znacznie pojemniejsze, a co za tym idzie mniej czułe na nadmiarowość kodu. Jedyne co można by zarzucić FPGA to to, że po odłączeniu zasilania się kasują, ale skoro ma to służyć do nauki to chyba nie stanowi to problemu. No ale to tylko moja opinia , w każdym razie życzę owocnej nauki.

Witam
Na razie starczą mi CPLD, będę robił mało skomplikowane układy, a jak już zaskoczę i zrozumiem to może wtedy okażą się za małe . Właśnie kupiłem książkę "Język VHDL. Projektowanie programowalnych układów logicznych" Kevina Skahill , i biorę się za naukę tego języka.

Bardzo dobry wybór, książka jest bardzo przydatna.