Doświadczenia z projektowaniem układów ADC 3GSample/s i FPGA Virtex-4 Xilinx

Pracuje nad sporym projektem w którym wykorzystane będą przetworniki ADC pracujące do 3GSampli/s przy częstotliwości zegara 1.5GHz, sygnały wyjściowe (cyfrowe) będą miały częstotliwość ~750MHz. Oczywiście wszystkie sygnały w standardzie LVDS. Nad całością prawdopodobnie będzie czuwał FPGA Virtex-4 Xilinx'a. Przejrzałem już Elektrodę i nie tylko ( https://www.elektroda.pl/rtvforum/topic292805.html )
ale informacji nie ma za dużo (z oczywistych przyczyn ).
Szukam osób które miały styczność z projektowaniem takich układów w celu wymiany doświadczeń.