Schematy licznika mod 4 asynchronicznego na przerzutnikach JK i D

✨ Dyskusja dotyczy schematów licznika modulo 4 asynchronicznego wykonanego na przerzutnikach JK i D. Licznik modulo 4 liczy sekwencję 0, 1, 2, 3 i wymaga dwóch przerzutników połączonych szeregowo, gdzie zegar (Clock) podłączony jest do CK pierwszego przerzutnika, a wyjście Q0 do CK drugiego. W liczniku na przerzutnikach D stosuje się sprzężenia zwrotne: wyjścia negowane /Q0 i /Q1 podłączone są do wejść D0 i D1. W liczniku na przerzutnikach JK wejścia J i K są na stałe podłączone do stanu wysokiego (1). Przy użyciu układów TTL (LS, HC, HCT) wejścia set i reset przerzutników należy podłączyć do +Vcc, natomiast w układach CMOS (seria 4xxx) do masy. Wskazano, że licznik ma być asynchroniczny, co wpływa na sposób podłączenia przerzutników i bramek logicznych. Pojawiły się również uwagi dotyczące poprawnego podłączenia wejść bramek NAND w schemacie.
Wygenerowane przez model językowy.