Sterowanie MOSFETami półmostka - jakie są typowe czasy martwe? Na bazie ST

Question

Witajcie, mam pytanie do osób obytych ze sterowaniem mostkami H lub pół-mostkami. Jak tytuł zdradza - chodzi o czasy martwe pomiędzy załączaniem klucza górnego i dolnego... W ostatnim czasie miałem do czynienia z różnymi stopniami wyjściowymi - od całkowicie zintegrowanych driverów (potrójny...

Urgon · Accepted Answer

AVE... Microchip w jednym ze swoich filmów edukacyjnych o SMPS z użyciem dsPIC podaje przy topologii half-bridge typowy czas martwy o wartości 150nS...

jarek_lnx · Accepted Answer

Istnieją drivery które mają bipolarny stopień wyjściowy i tam faktycznie jest ograniczenie w Absolute Maximum Ratings. Nasz driver nie ma nic o prądzie maksymalnym, rezystorów mogło by nie być. Tak o ten wykres chodzi. Nie jest to sztywna zasada, po prostu wniosek z obserwacji pracy układów z asymetrią, czasami asymetrię czasów przełączania wprowadza sie celowo, ale lepiej to zrobić diodą. W półmostku zastosowano mniejszą rezystancję w stanie L (rezystor z diodą) żeby przeciwdziałać zjawisku wzrostu napięcia na bramce przy dużych szybkościach narastania napięcia na drenie, wtedy płynie prąd przez Cgd i wyłączony tranzystor może sie włączyć. Mozliwe, czas martwy powinien być dobrany do szybkości przełączania tranzystorów, a ta do częstotliwości kluczowania. 150ns w układzie pracującym na kilkudziesięciu kHz to niewiele, w układzie pracującym na kilku MHz to już dużo. Tylko we wzmacniaczach klasy D należy minimalizować czas martwy do niezbędnego minimum, w innych zastosowaniach można pozwolić sobie na pewien zapas.

_lazor_ · Accepted Answer

Trochę się zastanawiałem nad odpowiedzią, gdyż nie mam za wielkiego doświadczenia w półmostkach gdzie nie ma rezonansu, ale jednak nie ma aż takich rozbieżności.

Zacznijmy od tego że nie powinno się odpalać półmostków bez obciążenia. Dlaczego? Bo występuje wtedy najgorsza forma przełączania - hard swiching.
W takim wypadku prądy przeładowania się pojemności tranzystorów powodują dość spore straty, zwłaszcza na górnych kluczach.

https://www.vishay.com/docs/67527/matchingsystemdeadtime.pdf

Fakt jest to materiał na temat H bridge ale spokojnie można to przełożyć na half bridge.
By zminimalizować straty na przełączaniu można pracować w ZVS, który można osiągnąć dzięki indukcyjności obciążenia. W takim wypadku dead time nie powinien być dłuższy niż czas przewodzenia diody w mosfecie. Jednak trzeba pamiętać im dłużej przewodzi dioda tym większe straty.

Może Cię jeszcze zainteresować rysunek numer 2 z tego opracowania naukowego:

https://www.researchgate.net/profile/Jan_Muck...rs-as-the-ZVS-and-the-almost-ZCS-switches.pdf

Ten dokument też jest bardzo ciekawy, chociaż mówi o konkretnym sterowniku, większość rzeczy można spokojnie przenieść na inne sterowniki.
http://sites-final.uclouvain.be/lei/enseignem...me/Documents/ElectroniquePuissance/AN1299.pdf

Promuję tematy:
07.08.2022 Druciarski zasilacz wysokiego napięcia z druciarskim pomiarem napięcia stałego
04.06.2022 Język programowania C++ - w kilku słowach o wyjątkach.
29.10.2021 Jak zbudować własną sondę wysokiego napięcia?
04.07.2020 Falownik w topologii half-bridge na STM32G474 sterowany z PC
14.08.2019 Jak zaprojektować transformator impulsowy

jarek_lnx · Answer

Analizując schemat można policzyć że driver ma rezystancje wewnętrzną 34Ω w stanie L i 51Ω w stanie H do tego dodaje sie 100Ω rezystancji zewnętrznej w stanie H albo 37Ω w stanie L w sumie 151Ω w stanie H albo 71Ω w stanie L. Przy wyłączaniu STL220N6F7 przed osiągnięciem Miller plateau rozładowywanie potrwa 420ns później jeszcze nieco ponad 300ns samego przełączania, w tym samym czasie po 300ns dead time-u startuje ładowanie które potrwa 620ns do osiągnięcia Miller plateau a więc różnica wychodzi 200ns w tym przypadku to nie jest dużo, bo obliczenia czasów ładowania nieliniowych pojemności są niezbyt dokładne - tylko oscyloskop da ci pewność. Podczas Miller plateau płynie 100mA w stanie niskim i 50mA w stanie wysokim nie jest to dużo, można zmniejszyć rezystory i zastosować wydajniejszy driver. Początkującym sie wydaje że im krótsze czasy przełączania, tym lepiej, bo mniejsze straty, niestety wraz z przyśpieszaniem przełączania poszerza sie widmo generowanych zakłóceń a te lepiej ograniczać zmniejszając szybkość przełączania niż później filtrować.

krisRaba · Answer

Te wymagane 800ns jest zmierzone na rezystorze pomiarowym (shunt). Sprawdzałem oscyloskopem (sonda ze sprężynką, by złapać tylko element) spadek napięcia na nim przy braku zewnętrznego obciążenia na mostku dla różnych wartości wpisywanych do BDTR i do bodajże 55 (czyli 763ns przy tDTS=1/72MHz) piki przy przełączaniu L->H i H->L się stopniowo zmniejszały. Potem już bez różnicy.

Nawet przy wartości 40 w BDTR, czyli 555ns i pracy bez obciążenia (w sensie tylko przełączanie mostka z wyjściem wiszącym w powietrzu) tranzystory zaczynają się dość szybko nagrzewać, czyli grzejemy go tym co przepływa od VIN do GND przez wysokie Rds w trakcie przełączania.

Z ciekawości...

jarek_lnx napisał:
Analizując schemat można policzyć że driver ma rezystancje wewnętrzną 34Ω w stanie L i 51Ω w stanie H

jak to wyznaczyłeś? Z prądów sink/source, dołożonych rezystorów i napięć, z założeniem, że cisną je na maksimum możliwości? Czy w jakiś inny sposób?
Bo z kolei w innym układzie mają dokładnie te same wartości rezystorów, a drivery zasilane są z 10V, a nie 15V jak w IHM08M1...
http://www.st.com/resource/en/data_brief/steval-esc001v1.pdf

Póki co po prostu zastanawiam się, czy tego typu układy tak mają, czy coś tu jest skopane. Bo wiadomo, że takie zestawy są "reference only" i przychodzi mi na myśl choćby biblioteka SPL od ST, o której jakości wiele już dyskutowano...
Zbyt duży czas martwy rozjeżdża trochę płynność sterowania sinusoidalnego (SPWM, SVPWM) przy redukcji wypełnienia dla ograniczenia prądu i tylko dlatego się nad tym zastanawiam. Bo w 6step czy FOC zdaje się to nie mieć aż takiego znaczenia.

jarek_lnx · Answer

Pokaż oscylogramy napięcia na bramkach, będzie widać czy nachodzą na siebie czy też nie i czy nie ma innych szkodliwych zjawisk. Piszą wyraźnie że to prąd zwarcia przy 15V, więc przyjąłem takie oszacowanie, jest nawet nieco pesymistyczne w stosunku do wyjścia z tranzystorami MOS, w driverach z lepszą dokumentacją jest więcej danych są charakterystyki rezystancji w funkcji napięcia zasilania, charakterystyki wyjścia itp. Staram sie zasilać drivery napięciem bliskim dwukrotności poziomu Miller plateau, wtedy czasy włączenia i wyłączenia są bliższe sobie, dał bym nawet 7V dla tych tranzystorów. Fakt, jak jest potrzeba to można przyśpieszyć przełączanie i zmniejszyć deadtime.

krisRaba · Answer

Ok, jak będę miał możliwość, to zrobię zrzuty przebiegów. W sumie dobry pomysł, ja patrzyłem na przebiegi HIN, /LIN, spadek na shunt i napięcie wyjściowe, a przebiegi na bramkach też coś powiedzą To ciekawe. Nie zwróciłem na to uwagi, a faktycznie w tabeli 5.2 DC Operation -> Driving buffers section jest High/low-side source short-circuit current. Prawdę mówiąc myślałem, że rezystory o takich wartościach dali, żeby ograniczyć prąd właśnie do wspomnianych możliwości source/sink.. Czyli teoretycznie tych rezystorów mogłoby nie być i po prostu to driver nie wyda/wciągnie więcej prądu? W sumie nie znałem takiej zasady. To jeszcze tylko powiedz, na którym wykresie to widzisz Gate charge vs gate-source voltage? Rozumiem, że dla STL160NS3LLH7 dałbyś 7V, a dla STL220N6F7 dałbyś 13V? Nie udało mi się na to trafić przewijając, a nie bardzo miałem czas obejrzeć całość, ale wierzę na słowo . Czyli wychodzi, że znów znacznie krócej... Choć w SMPS teraz jest priorytet na niskie straty z uwagi na brak grzania pomagający w miniaturyzacji oraz sprawność całego układu. Więc wolą filtrować niż zwiększać slew-rate Ale fakt, że to często układy pracujące z większymi prądami, więc nie ma zasady, że większy prąd to zawsze trwające wiecznie czasy martwe

krisRaba · Answer

Też mnie zastanowiło, że nie ma tego w Absolute Maximum Ratings. Poeksperymentuję z mniejszymi wartościami rezystancji. Interesujące. Myślałem, że chcą po prostu szybciej wyłączać poprzez szybsze rozładowanie bramki. Będę musiał jeszcze raz sprawdzić przebiegi na bramkach, ale ostatnio gdy na szybko coś patrzyłem, to na jednym z nich była ciekawa, powtarzalna szpila przy narastaniu napięcia (pewnie od innego zjawiska niż piszesz powyżej). Wydaje mi się, że to było na LVG. Zastanawia mnie też, że dali 10k między bramkę i źródło, a w dokumentacji drivera sami piszą: . Chyba, że zakładają sytuację, gdy driver nie jest zasilony, a jest obecne VIN. Ja mam 21kHz, z tym że jak już pisałem, te 800ns bruździ przy sterowaniu sinusoidalnym i niewielkich wypełnieniach.

krisRaba · Answer

Cieszę się, że jednak się zdecydowałeś, bo wody, po których pływam zwykle kończą się bardzo krótką, albo żadną dyskusją Na temat koloru obudowy, czy nierównego wycięcia pod wyświetlacz jakoś chyba łatwiej rozpętać burzę Bardzo ciekawe materiały - dziękuję za linki. W sumie to tego nie wiedziałem. Obciążenie odłączyłem do testów po tym, jak mostek się prażył nawet przy niewielkich prądach obciążenia przez zbyt mały DT, bo jak pisałem 320ns z drivera jest w zastosowanym przez ST układzie dalece niewystarczające. Po zwiększeniu DT z kolei bez obciążenia jest zimny, ale z obciążeniem trochę się grzeje - pewnie wspomniane niżej straty na diodach w czasie kosmicznie długiego DT... W pierwszym z linków we wstępie piszą: Czyli żeby jednak w miarę możliwości skracać DT. Fajnie pokazali to dalej na Fig.5a-5c oraz Fig.6, gdzie zarówno krótki DT powoduje straty przez shoot-through oraz zbyt duży DT powoduje niepotrzebne straty przez wydłużenie przewodzenia diodami... Swoją drogą jak widzę DT=20, 50, 75ns, to łezka się w oku kreci w porównaniu z tym 800 No ale fakt, oni mierzą w pracę przy 200kHz... Ten rys.2 i jego wcześniejszy opis w sumie ciekawy, ale nie będę udawał, że w pełni go rozumiem Z tego, co wydaje mi się, że rozumiem, wynika, że przy pracy pod obciążeniem istotny jest moment przełączenia względem prądu obciążenia i gdy moment ten będzie zły, to na skutek braku naturalnego przeładowania pasożytniczych pojemności struktury tranzystora dokona się to udarowo przy przełączeniu bramki i może prowadzić do dziwnych efektów na wyjściu mostka, jak np. szpilka na rys.2d, czy chwilowe ponowne załączenie, jak na rys.2a? Czy w związku z tym z poziomu MCU powinienem monitorować prąd i się do niego synchronizować z przełączaniem? Super. Widzę, że dłuższa lektura, ale zabieram się do czytania. W sumie u siebie mam L6398, tu jest L638x, więc pewnie zasady będą analogiczne Co ciekawe na szybko szukałem L639x app note, wyskoczyło oczywiście coś innego, ale znowu stosują swój obwód z rezystorem 100R i diodą www.st.com/resource/en/user_manual/dm00027889.pdf I znowu za wiele o tym nie piszą Bardzo mnie ciekawi, czy to taki sprawdzony układ, czy ładują to wszędzie bez zastanowienia.. ale trochę ciężko mi w to uwierzyć

_lazor_ · Answer

W układach rezonansowych jakie dead time się stosuje, ale tam przebiegi prądu są inne i nie wiem czy takie przetwornice mają zastosowanie do sterowania silników (nigdy mnie to nie interesowało).

Pamiętaj o tym ze mosfety zawsze potrzebują radiatorów, nawet w małych prototypach niestety. Kiedyś mi się udało zrobić 50W rezonansową przetwornicę bez radiatorów, ale to było szczęście początkującego.

Z tą diodą i rezystorem w obwodzie bramki, chodzi o to że mosfet powinien się wolniej otwierać niż zamykać. Oczywiście wszystko w granicach rozsądku, a gdzie ten rozsądek? W dokumentacjach, bo każdy obwód niestety będzie się charakteryzował innymi parametrami.

Trzeba pamiętać, że mosfet ma pasożytnicza strukturę tyrystora i przy bardzo nie kożystnych warunkach potrafi się zatrzasnąć na amen. Podejrzewam, że to zalezy właśnie od takich parametrów jak odporność klucza na dU/dt oraz di/dt. które w nocie katalogowej są podane.

Niestety energoelektronika wymaga troche teorii przed działaniem, bo jak się działa nie wiedząc co się robi to wydaje się dużo kasy na nowe klucze i drivery.

Promuję tematy:
07.08.2022 Druciarski zasilacz wysokiego napięcia z druciarskim pomiarem napięcia stałego
04.06.2022 Język programowania C++ - w kilku słowach o wyjątkach.
29.10.2021 Jak zbudować własną sondę wysokiego napięcia?
04.07.2020 Falownik w topologii half-bridge na STM32G474 sterowany z PC
14.08.2019 Jak zaprojektować transformator impulsowy

krisRaba · Answer

Przebrnąłem przez AppNote i w końcu ST wytłumaczył się tam z tego swojego magicznego obwodu bramki stosowanego we wszystkich układach.
W skrócie kwestia minimalizacji "undershoot below ground" (szpilki ponizej poziomu masy? Czy jak to ładnie nazwać po polsku?

) w niektórych fazach pracy (pół)mostka. Pozostaje pytanie, czy każdorazowo to dobierają, czy raz policzyli i stosują teraz wszędzie

Ale dzięki podanym przez Ciebie dokumentom coś się rozjaśniło

Ciekawą rzeczą wspomnianą też w AppNote jest sposób pomiaru napięć - wychodzi, że łączenie się z masą sondy do jakiegoś tam wygodnego punktu jest błędem i możliwe, że część "falbanek", które mogłem obserwować na przebiegach była tego skutkiem

Sprawdzę z nowym podejściem

Dodano po 6 [minuty]:

_lazor_ napisał:
Pamiętaj o tym ze mosfety zawsze potrzebują radiatorów, nawet w małych prototypach niestety.

Hmm, tę płytkę IHM08M1 chyba zrobili tak, by nie był potrzebny, tj. chłodzi się przez PCB i tranzystory są "bez-nożne". Ciekawi mnie, czy radiator klejony termo-klejem do obudowy działa jak należy, czy może powinno się wtedy raczej chłodzić PCB, do której jest główny kontakt (power-pad)?

Może z kolei ja jestem trochę przewrażliwiony, że skoro palucha za długo nie przytrzymam, to już źle

Choć nie zmienia to faktu, że przy zbyt małym DT=320ns lekko nadtopił mi się plastik sondy chwyconej do kabla wyjściowego (przylutowanego do pada), więc tu już zdecydowanie było coś nie teges

Przy 800ns jak by się uprzeć, to da się trzymać podczas pracy...

Sterowanie MOSFETami półmostka - jakie są typowe czasy martwe? Na bazie ST

Post #1

Post #2

Post #3

Post #4

Post #5

Post #6

Post #7

Post #8

Post #9

Post #10

Post #11

Post #12

Podsumowanie tematu