Do poprawnej pracy wejście reset musi być w stanie niskim. Wejście zegarowe nie może "wisieć w powietrzu". Wejście CLI musi mieć stan niski. Dodatkowo wyjścia CMOS nie można bezpośrednio obciążyć diodą LED. Reszta w załączniku.
W tym układzie zliczane będą zbocza narastające.
Pzdr.
Załączniki:
4017.JPG(32.97 KB)
Musisz być zalogowany, aby pobrać ten załącznik.
Powyższy układ nie ma prawa działać prosze sprawdzić :
- jaki stan powinien występować na wyprowadzeniach reset i clk przy pracy układu
- Jaki jest dopuszczalny prąd wyjściowy na wyprowadzeniach Q0 do Q9
- prosze zerknąc do tabeli stanów i wyciągnąć wnioski