Jak przyspieszyć programowanie FPGA Spartan3 przez JTAG z pliku *.BIT?

✨ Dyskusja dotyczy przyspieszenia programowania układów FPGA Xilinx Spartan-3 przez interfejs JTAG z pliku *.BIT. Użytkownik poszukiwał szczegółowego opisu algorytmu programowania Spartana-3 JTAG-em, gdyż dostępne dokumenty (np. ug332) nie zawierają pełnej informacji o sekwencji bit po bicie. Wskazano, że plik *.bit zawiera nagłówek i dane konfiguracyjne, które przesyła się do rejestru danych (DR) po załadowaniu instrukcji CFG_IN do rejestru instrukcji (IR). Opisano podstawowe kroki programowania: załadowanie CFG_IN do IR, przesłanie bitstreamu do DR, przejście do stanu Run-Test-Idle, załadowanie instrukcji JSTART, wykonanie cykli zegara TCK dla sekwencji startowej, a następnie sprawdzenie pinu DONE. Podkreślono, że dla Spartan-3 zamiast CFG_IN stosuje się instrukcję CONFIGURE, jednak szczegóły jej działania nie są oficjalnie opisane. Użytkownik potwierdził działanie programu, podając szczegóły implementacji: plik wysyłany od początku (MSB), ostatni bit przesyłany z TMS=1, przejście do Run-Test-Idle, a następnie 12 cykli TCK z TDI=1. Czas programowania XC3S400 wyniósł około 18 sekund przy 20 MHz kwarcu. Wskazano również problemy z narzędziami pod Linuksem, sterownikami i bezpieczeństwem sterowników Xilinx. Zaproponowano użycie układu FT2232 do przyspieszenia programowania JTAG, co pozwala na załadowanie bitstreamu xSVF do Virtex-4 w czasie poniżej 3 sekund. Podano link do przykładowego kodu źródłowego implementującego programowanie JTAG. Dyskusja zawierała także uwagi o strukturze pliku *.bit i konieczności eksperymentowania z kolejnością bitów i stanami TMS podczas przesyłania danych.
Wygenerowane przez model językowy.