Projekt układu wykrywającego sekwencję 0011 - graf stanów

Dyskusja dotyczy projektu układu wykrywającego sekwencję bitową 0011 w dowolnie długim ciągu wejściowym, gdzie na wyjściu pojawia się sygnał logiczny 1 po wykryciu tej sekwencji. Wskazano, że układ powinien działać na sygnale szeregowym, generując impuls na wyjściu trwający jeden okres zegara. Pojawiły się uwagi dotyczące poprawności grafu stanów – sugerowano korekty przejść między stanami, m.in. powrót ze stanu D do B przy wejściu 0 oraz pozostanie w stanie C przy zerze. Potwierdzono, że takie zmiany poprawiają działanie układu. Zasugerowano również, że układ można zrealizować poprzez połączenie rejestru przesuwnego z równoległym dekoderem 4-bitowym, co umożliwia wykrycie sekwencji w sposób szeregowy. W dyskusji pojawiła się także propozycja realizacji układu wprost, jednak bez szczegółów implementacyjnych. Jeden z uczestników wycofał swój post, uznając go za niepoprawny.
Podsumowanie AI na podstawie dyskusji. Może zawierać błędy.