Zaprojektowałem zasilacz w oparciu o Texas Instruments TPS65265. Na wejściu aku LiIon 2S. 3 wyjścia: V1 = 4V/2.5A, V2 = 3.3V/1A, V3 = 5V/1A. Częstotliwość przełączania ok. 500kHz (z wyliczeń na podstawie karty katalogowej 516kHz). Wszystko działa, tylko napięcia wyjściowe są strasznie zaśmiecone. Szpilki na wyjściu 4V sięgają nawet 1V. Na innych wyjściach są trochę mniejsze. Testowo obciążam przetwornicę rezystorem 5R1/5W. Dawałem większą pojemność na wyjściu, ale nie pomaga. Co zrobić, żeby się pozbyć tych szpilek?
Kondensatory ceramiczne X5R 47uF/16V.
Jakie dokładnie kondensatory użyłeś? Przy takich częstotliwościach faktycznie powinny być low ESR oraz czy płytkę zaprojektowałeś zgodnie z layout guideline z dokumentacji?
Tak jak pisałem w pierwszym poście: użyłem kondensatorów ceramicznych X5R 47uF/16V. Nie pamiętam konkretnego typu. Spróbuję dodać jeszcze te 100n z dielektrykiem X7R.
Cała płytka ma wymiary 55x33 mm. Cewki są w odległości ok. 10 mm od scalaka, a kondensatory tuż przy nich.
Każdy producent ma inne parametry kondensatora. Jeśli nie jest to low ESR to ma prawo nie filtrować szpilek.
Co do layoutu w dokumentacji:
http://www.ti.com/lit/ds/symlink/tps65265.pdf Rozdział 11 zawiera porady jeśli chodzi o projektowanie PCB. Jeśli chce się mieć pewność, że układ działa poprawnie to warto się do nich zastosować (łącznie by płytka posiadała przynajmniej dwie warstwy).
Znalazłem typ kondensatorów: Murata GRM32ER61C476ME15. Na stronie http://ds.murata.co.jp/simsurfing/mlcc.html?lcid=en-us producent pisze, że przy 500 kHz mają ESR ok. 2 mOhm. Przy prądzie rzędu kilku amper szpilki powinny zatem wynosić po kilkanaście mV, ale nie kilkaset.
Mimo to dodałem do nich równolegle 100 nF i nie widzę poprawy.
Płytka jest wykonana z 2 warstwowego laminatu FR4. Elementy starałem się ułożyć zgodnie z zaleceniami producenta scalaka. Cała płytka ma wymiary 55 x 33 mm. Elementy dyskretne (z wyjątkiem kondensatorów 47u i cewek) są w rozmiarze 0603. Wszystkie krytyczne ścieżki są krótkie. Dolna warstwa jest cała wylana masą.
Warstwa opisowa jest tylko na rysunku. Na płytce jej nie ma.
Tylko pamiętaj, że szpilki nie mają 500kHz tylko znacznie znacznie więcej. Są to drgania własne tłumione. Czyli gdzieś masz obwód po drodze spełniający warunek:
$$R < 2\sqrt{ \frac{L}{C} } $$
Zastosuj koralik ferrytowy, w tym wypadku powinien pomóc poprzez zwiększenie impedancji dla wysokich częstotliwości.
Dławiki drutowe 22 uH Ferrocore DE1207-22. Zmieniłem je na HPI1260-220, które mają stały prąd pracy 5 A i prąd nasycenia 6 A (testuję z obciążeniem rezystancyjnym ok. 800 mA).
_lazor_ napisał:
Tylko pamiętaj, że szpilki nie mają 500kHz tylko znacznie znacznie więcej.
Faktycznie. Nie wziąłem tego pod uwagę. Oscyloskopem popatrzyłem na częstotliwość drgań w szpilkach. Pokazał ok. 90 MHz. Niby to już trochę powyżej pasma oscyloskopu (70 MHz), ale z grubsza powinno się zgadzać.
_lazor_ napisał:
Zastosuj koralik ferrytowy, w tym wypadku powinien pomóc poprzez zwiększenie impedancji dla wysokich częstotliwości.
Kupiłem ferryty BLM18SG700TN1D. 70 Ohm @ 100 MHz. Przy częstotliwości 90 MHz mają rezystancję ok. 60 Ohm, a więc 12 razy większą niż moje obciążenie. Zatem dołączając taki ferryt szeregowo do wyjścia powinienem zmniejszyć amplitudę szpilek kilkunastokrotnie.
Próbowałem ten ferryt instalować w punktach A, B i C zaznaczonych na rysunku
Najlepiej spisał się w punkcie C, tworząc z kondensatorami wyjściowymi filtr Π. Mimo to poprawa jest niewielka. Szpilki wciąż mają po kilkaset mV.
Przyszło mi jeszcze do głowy, że fragment ścieżki przebiega pod cewką L3 i zakłócenia się indukują. Mając już przeciętą ścieżkę po eksperymentach z ferrytem ominąłem ten fragment (od punktu C do wyjścia) kawałkiem przewodu, który ułożyłem kilka centymetrów dalej. Niestety to też nic nie zmieniło.
miszaa88 napisał:
Kondensatory wyjściowe umieściłyby bezpośrednio przy wyjściu/złączu.
Mając zainstalowany ferryt między kondensatorami wyjściowymi i dalej przeciętą ścieżkę zmierzyłem oscylacje tuż za nimi. Nie widzę różnicy.
To co na papierze wygląda ok na fizycznym PCB nie ma prawa bytu. W tym wypadku na output masz głównie napięcie z cewki a nie z kondensatora filtrującego.
To co na papierze wygląda ok na fizycznym PCB nie ma prawa bytu. W tym wypadku na output masz głównie napięcie z cewki a nie z kondensatora filtrującego.
Dzięki. Poprawię to i poproszę o opinię przed wysłaniem do produkcji.
Ale mam jeszcze pytanie. Mając ścieżkę przeciętą w punkcie A i przykładając sondę oscyloskopu w punkcie C (bezpośrednio do kondensatora wyjściowego) wciąż miałem wysokie szpilki. I też dlaczego ferryt podłączony szeregowo do wyjścia ich nie wytłumił? Nie powinien się tam stworzyć dzielnik napięcia z rezystancji ferrytu i rezystancji obciążenia?
Jeżeli mierzysz napięcie bezpośrednio na kondensatorach wyjściowych (ceramiki 47u +100n,) i masz takie oscylacje, do tego dolutowanie tego 100n nic nie zmieniło to najprawdopodobniej jest coś nie tak z pomiarem...
Na rysunku poniżej zaznaczyłem o ile pogarszasz ESR i ESL kondensatora ścieżką która przewodzi prąd dławika
W praktyce to indukcyjność ścieżki z pojemnością kondensatora tworzą szeregowy obwód rezonansowy o częstotliwości 330kHz, dla częstotliwości pracy przetwornicy ten obwód ma charakter indukcyjny więc jego impedancja rośnie z częstotliwością.
Dodam że impedancja falowa tego obwodu jest bardzo mała a więc jej wpływ na oscylacje napięcia na kondensatorze (nie mylić z napięciem wyjściowym) jest pomijalny.
Ponadto jeżeli kondensatory byłyby przy gnieździe wyjściowym i płytka została należycie zaprojektowana to indukcyjność doprowadzeń nie miałaby większego wpływu, po prostu dodawałaby się z indukcyjnością dławików.
Dodam że impedancja falowa tego obwodu jest bardzo mała a więc jej wpływ na oscylacje napięcia na kondensatorze (nie mylić z napięciem wyjściowym) jest pomijalny.
Czy przy danej impedancji falowej wystąpią oscylacje wynika ze wzoru:
$$R < 2\sqrt{ \frac{L}{C} } $$
Jeśli warunek jest spełniony to oscylacje będą występować. Czas w jakim zanikają wynika z:
$$e^{-\frac{R}{2L}t}$$
Zmieniłem projekt PCB. Nie udało mi się dokładnie odwzorować przykładu z karty katalogowej ze względu na wymiary płytki i ułożenie złącz. Starałem się jednak, żeby prąd wyjściowy ze scalaka płynął najpierw przez cewki, a kondensatory były praktycznie na samych wyjściach zasilacza. Szeregowo z cewkami dodałem też wspomniane ferryty. Umieściłem je tuż przed kondensatorami wyjściowymi.
Czy takie ułożenie elementów jest poprawne?
Poczytaj trochę o projektowaniu PCB pod EMC. Robisz tutaj mocne babole a ja niestety nie jestem w pracy by robić Tobie review płytki, ba nawet nie jestem z zawodu hardwarowcem, więc pewnie osoba, która codziennie patrzy na PCB po 8-10h jeszcze więcej by wyłapała błędów.
Ale to co ja widzę na pierwszy rzut oka:
- Prowadzenie ścieżek pod dławikami
- brak wylewki GND na top
- jak już i tak będziesz płacić za metalizowanie via to zrób trochę ich więcej, rozłożonych w miarę równomiernie na PCB
- Elementy sprzężenia zwrotnego jak najbliżej sterownika (dzielnik napięcia, kondensatory itp).
Musisz poczytać trochę o teorii projektowania PCB i prowadzenie sygnałów na PCB...
Jak widać, nie mam wielkiego doświadczenia w tworzeniu PCB i bardzo mi pomogłeś. Zwróciłeś moją uwagę na kilka istotnych rzeczy, które mają wpływ na poprawny projekt. Dziękuję.
Mam jeszcze pytanie odnośnie tego:
_lazor_ napisał:
Musisz poczytać trochę o teorii projektowania PCB i prowadzenie sygnałów na PCB...
Znasz jakąś pozycję, która pomoże zgłębić temat? Czytałem kilka wątków na forum, ale raczej skupiają się one na konkretnych projektach lub pojedynczych zagadnieniach, a nie traktują sprawy bardziej całościowo.
Moim zdaniem ten koralik ferrytowy oznaczony jako f1 więcej szkodzi niz pomaga. Przy takiej częstotliwości na każdą ścieżkę musisz patrzeć jak na pewną dodatkową indukcyjność w obwodzie. Dlatego nie możesz np. robić takich połączeń jak to zrobiłeś z kondensatorami C19 i C20. Masę/plus do tych kondensatorów biegnącą ze sterownika wyprowadzasz wcześniej a później bezpośrednio z kondensatorów na złączę. Tj. ścieżka masy/plusa powinna biec w kolejności elementów: sterownik->kondensator->złącze a nie sterownik->złącze->kondensator. Ponadto dostosuj się do uwag lazora.
Ogólnie nie mogę nic konkretnego polecić, bo uczyłem się z materiałów, które nie są ogólno dostępne, ale ogólnie mogę polecić wszelakie guideline i aplication note od takich firm jak analog device, texas instrument, ON semiconductor itp.
To nie jest czarna magia, po prostu trzeba skrócić do minimum połączenia które są krytyczne, a te które nie są mogą zostać wydłużone. Jeśli możesz prowadzić szerszą lub węższą ścieżkę, to szersza a najlepiej "plane" ma mniejszą indukcyjność, druga sprawa że prąd zawsze zamyka się w jakiejś pętli, im mniejsza powierzchnia tej pętli tym mniejsza indukcyjność i możliwość promieniowania/odbierania zakłóceń EMI. 1mm wąskiej ścieżki to mniej więcej 1nH wydaja sie mało do puki nie policzymy o ile obniża częstotliwość rezonansu "własnego" kondensatora MLCC
_lazor_ napisał:
- Prowadzenie ścieżek pod dławikami
- brak wylewki GND na top
A jakie jest uzasadnienie dla nieprowadzenia ścieżek pod dławikami?, co do wylewki to ma sens tylko wtedy, kiedy będzie zmniejszać zmniejszać impedancję jakiegoś obwodu, zalewanie masą, poprzecinaną ścieżkami, jeśli nie będzie odpowiednio "zszyta" z drugą, może nic nie dać.
Jeśli dławik ma rdzeń otwarty lub ma wyciek pola magnetycznego to bez problemu wyindukuje pewną siłę elektromotoryczną na przewodzie pod nim (oczywiście mam świadomość, że zależy to od geometrii ścieżki względem pola).
Prąd oczywiście nie może się skokowo zmieniać na dławiku ani w uzwojeniu wtórnym, ale napięcie już tak, więc na tej ścieżce pod spodem mogą (ale oczywiście nie muszą, jeśli dławik jest ekranowany) indukować się siły. To jest głównie istotne w ścieżkach mało sygnałowych, takich jak sprzężeniach zwrotnych.
Ogólnie tam gdzie znajdowałem informacje na temat projektowania PCB jest to nie zalecane.
Co do wylewki GND na TOP. Zazwyczaj chcemy by pętla miała jak najmniejszą impedancje. W pewnych przypadkach przecież specjalnie się przecina GND plane w taki sposób by jak najbardziej zminimalizować wspólne części pętli prądowych
Moim zdaniem ten koralik ferrytowy oznaczony jako f1 więcej szkodzi niz pomaga.
To jest bezpiecznik. O,
miszaa88 napisał:
88"]Moim zdaniem ten koralik ferrytowy oznaczony jako f1 więcej szkodzi niz pomaga.
Dlatego to jest bezpiecznik, a nie koralik. O, taki Na złączu po lewej stronie piny 1-3 są wejściami z akumulatora. Do kolejnych pinów będzie podłączana ładowarka z balanserem. Na czas pracy ładowarki nóżka 8 złącza będzie zwierana z masą, co spowoduje wyłączenie przetwornicy. Wszystkie wyjścia są na złączu po prawej stronie.
miszaa88 napisał:
Przy takiej częstotliwości na każdą ścieżkę musisz patrzeć jak na pewną dodatkową indukcyjność w obwodzie. Dlatego nie możesz np. robić takich połączeń jak to zrobiłeś z kondensatorami C19 i C20. Masę/plus do tych kondensatorów biegnącą ze sterownika wyprowadzasz wcześniej a później bezpośrednio z kondensatorów na złączę. Tj. ścieżka masy/plusa powinna biec w kolejności elementów: sterownik->kondensator->złącze a nie sterownik->złącze->kondensator.
Po Waszych uwagach zrobiłem kolejne poprawki w ułożeniu elementów. Ograniczyłem ścieżki pod dławikami i poprawiłem połączenie kondensatorów na wejściu. Przysunąłem też elementy sprzężenia zwrotnego do układu sterownika. Tak to wygląda:
jarek_lnx napisał:
To nie jest czarna magia
Z pewnością nie czarna magia. Dlatego mam zamiar się dokształcić i takie uwagi są dla mnie bardzo cenne. Dziękuję
Prąd oczywiście nie może się skokowo zmieniać na dławiku ani w uzwojeniu wtórnym, ale napięcie już tak, więc na tej ścieżce pod spodem mogą (ale oczywiście nie muszą, jeśli dławik jest ekranowany) indukować się siły. To jest głównie istotne w ścieżkach mało sygnałowych, takich jak sprzężeniach zwrotnych.
Racja, dotyczy to wszelkich innych ścieżek, ścieżki będące wyprowadzeniami dławika mogą iść pod spodem.
✨ Użytkownik zaprojektował zasilacz oparty na TPS65265 od Texas Instruments, z wyjściami o napięciach 4V, 3.3V i 5V, jednak zauważył znaczne szpilki napięciowe na wyjściu 4V, sięgające 1V. W odpowiedzi na problem, uczestnicy dyskusji sugerowali dodanie kondensatorów 100nF równolegle do istniejących 47uF, użycie kondensatorów o niskim ESR oraz poprawę układu PCB zgodnie z wytycznymi producenta. Użytkownik wymienił dławiki na modele o wyższej indukcyjności i dodał ferryty, co przyniosło częściową poprawę. Ostatecznie, po wprowadzeniu sugerowanych zmian w projekcie PCB, amplituda szpilek zmniejszyła się do kilkunastu miliwoltów, co zostało uznane za rozwiązanie problemu. Wygenerowane przez model językowy.
