Lattice ispLSI1032 - Odczyt z CPLD - reverse engineering układu - możliwe?

Posiadam układ wyposażony w dosyć leciwe CPLD, takie jak w tytule, czyli ispLSI1032 firmy Lattice. Czy jest w ogóle możliwy odczyt zawartości pamięci konfiguracyjnej tego układu? Niestety nigdzie nie jest to napisane explicite, a nie uśmiecha mi się ściągać ~700 MB ispLEVER żeby tylko to sprawdzić.

Kabel do tego układu jest ekstremalnie prosty:

http://www.rottmerhusen.com/etronisch/lattcab/isplsi_dl-cable-e.html

A sam program do obsługi serii ispLSI1000 - ispLEVER Classic - do pobrania z strony producenta. Tylko czy uda się nim cokolwiek odczytać?

Pomijam już takie kwestie że układ może być zabezpieczony etc. Zakładam optymistycznie że nie jest i że jeżeli da się odczytać to uda mi się odczytać z niego pamięć konfiguracyjną...

..a to z kolei nasuwa kolejne pytanie - czy da się pójść krok dalej i na podstawie w/w zwartości pamięci odtworzyć cokolwiek strawnego dla człowieka? Nie mówię tutaj o kodzie VHDL czy poobnym, ale o czymkolwiek co pomoże mi w analizie działania układu.

Odczyt tego CPLD jest częścią większego projektu opisanego tutaj:
http://nikodem.blogspot.com/2013/02/mysterious-hardware-part-1.html

Z góry dziękuję za pomoc.

Nawet jeśli jakoś wyciągniesz zawartość tego scalaka, to otrzymasz jedynie sieczkę bitów z którymi trudno będzie cokolwiek zrobić. Prościej będzie rozszyfrować co tam siedzi podając na wejścia różne sygnały i obserwując oscyloskopem czy analizatorem co jest na wyjściach. Przyda się rozrysować schemat tej całej karty i sprawdzić, jakie sygnały skąd i dokąd idą.

a jeśli chcesz tylko skopiować ten scalak, to najprościej będzie wysłać go Chińczykom

Chcę poznać działanie tej karty . Producent, niemiecka firma disys, stwierdził że 'zgubił' dokumentację do tej karty, ale może jej 'poszukać' za 500 euro . Zatem próbuję sam rozszyfrować co i jak, póki co próbowałem różne rzeczy zapisywać i czytać pod różnymi adresami i nic... tzn widzę że coś się dzieje, ale co to oznacza? nie wiem.

Schemat karty powstanie, spokojnie, ale to musi jeszcze chwilę potrwać, tj. do czasu aż się poddam zupełnie jeśli chodzi o klasyczne podejście, nie wymagające pełnego schematu. Myślałem że uda się odczytać wsad scalaka i odtworzyć z niego cokolwiek - netlistę chociażby i na tej podstawie zobaczyć za co jest odpowiedzialny. Może jednak ktoś wie jak? czytałem że ludzie to robią (dla FPGA innych producentów, jednakże robią).

Tak czy inaczej musisz wiedzieć, gdzie jest podłączona każda z nóżek tego scalaka, więc i tak trzeba zacząć od schematu.

krru napisał:

Tak czy inaczej musisz wiedzieć, gdzie jest podłączona każda z nóżek tego scalaka, więc i tak trzeba zacząć od schematu.

Jasne, ale jeśli kategorycznie nie da się tego zrobić, to może nie warto rozrysowywać schematu dosyć skomplikowanego układu. Tak czy inaczej chciałbym najpierw spróbować zgrać wsad, 'odsyntezować' i przyjrzawszy się jemu zabrać się do rysowania schematu bądź zupełnie olać temat.

Jeśli ktoś ma jakieś inne wskazówki co do całego projektu reverse engineeringu karty proszę o uwagi. Chciałbym ruszyć tą kartę, gdyż ma całkiem przyjemne parametry pracy (tak na oko) .

Karta nie działa ? Bo jeśli układ się rozprogramował to i tak nic nie zrobisz. Jest w podstawce więc znajdź kogoś z dobrym programatorem w stylu Lab Tool 48 i sobie odczytasz.

Paraclitus napisał:

Karta nie działa ? Bo jeśli układ się rozprogramował to i tak nic nie zrobisz. Jest w podstawce więc znajdź kogoś z dobrym programatorem w stylu Lab Tool 48 i sobie odczytasz.

Karta nie wiem czy działa, ponieważ nie mam do niej sterowników, tak jak pisałem powyżej i tutaj - Link - firma wypina się na swój produkt. Hobbystycznie postanowiłem spróbować rozpracować działanie karty z pomocą inżynierii wstecznej . Działać to chyba karta działa, gdyż pozwala mi na odczytanie pewnych danych spod adresów na których rezyduje.

A co do odczytu to pytanie - co odczytam i na ile jestem w stanie to rozłożyć na kawałki? Nie znam się na tyle na CPLD żeby wiedzieć czy możliwe jest desyntezowanie plików konfiguracyjnych układu.

Ten układ na 99 proc. to tak naprawdę obsługa magistrali ISA i kilka portów I/O . Swego czasu było pełno podobnych projektów w czasopismach elektronicznych , nawet z obsługą PCI. Tak naprawdę to ciekawszy byłby schemat układów towarzyszących . Myślę że on pozwoliłby na łatwe stworzenie od początku wsadu do tego lub podobnego układu .

Grzegorz77 napisał:

Ten układ na 99 proc. to tak naprawdę obsługa magistrali ISA i kilka portów I/O . Swego czasu było pełno podobnych projektów w czasopismach elektronicznych , nawet z obsługą PCI. Tak naprawdę to ciekawszy byłby schemat układów towarzyszących . Myślę że on pozwoliłby na łatwe stworzenie od początku wsadu do tego lub podobnego układu .

Oczywiście - tylko obsługa . Wolałbym jednak zamiast pisać od nowa kod do układu rozpracować działanie tego i podawać stosowne komendy po prostu...

Moim zdaniem podchodząc w ten sposób zmarnujesz tylko czas . A na końcu natkniesz się na " Security Cell Prevents Unauthorized Copying" (z opisu układu )
I zdaje się że szybciej udałoby się uzbierać te 500 EU
Zresztą bez schematu i tak trudno będzie zrozumieć jak ta konkretna karta działa i ją wykorzystać .
Tu masz przykład implementacji magistrali ISA (patrz ISA Bus Interface (ESD Chapter 4, Chapter 6) ) :
http://esd.cs.ucr.edu/labs/tutorial/
, może posłużyć za punk wyjścia do zrozumienia jak to działa

Grzegorz77 napisał:

Moim zdaniem podchodząc w ten sposób zmarnujesz tylko czas . A na końcu natkniesz się na " Security Cell Prevents Unauthorized Copying" (z opisu układu )
I zdaje się że szybciej udałoby się uzbierać te 500 EU
Zresztą bez schematu i tak trudno będzie zrozumieć jak ta konkretna karta działa i ją wykorzystać .
Tu masz przykład implementacji magistrali ISA (patrz ISA Bus Interface (ESD Chapter 4, Chapter 6) ) :
http://esd.cs.ucr.edu/labs/tutorial/
, może posłużyć za punk wyjścia do zrozumienia jak to działa

Ehh, może źle zadałem pytanie w pierwszym poście. Spróbuję doprecyzować aby wreszcie otrzymać odpowiedzi :

1) Czy za pomocą takiego kabla Link i z wykorzystaniem ispLEVER Classic z strony Lattice możliwe jest zgranie pliku konfiguracyjnego układu CPSL ispLSI1032?

2) Czy posiadając (zgrany) plik konfiguracyjny układu CPLD ispLSI1032 możliwa jest jego desynteza do jakiejkolwiek formy strawnej dla człowieka? VHDL, Verilog, sieć połączeń bramek, cokolwiek.

Z góry dziękuję za odpowiedzi na te pytanie .

1) Tu moim zdaniem może połączyć Ci się uda, ale nic z układu nie zgrasz - (no masz 0,1% szansy) - 99,9% układów w produkcji komercyjnej jest zabezpieczonych przed zczytaniem, dlatego odczytasz raczej śmieci lub wyskoczy Ci komunikat o blokadzie odczytu.
2) Języki opisu sprzętu (VHDL/Verilog) - zapomnij nawet, co do sieci połączeń - tu nie udzielę jednoznacznej odpowiedzi - nie mam konkretnego doświadczenia w tej dziedzinie.

Nie wiem czy warto się interesować tym CPLD, bo tak, jak kolega Grzegorz77 stwierdził najprawdopodobniej odpowiada on głównie za obsługę magistrali.
A sama karta? Najprawdopodobniej jest to karta we/wy cyfrowych do sterownika PLC, stara wersja tej: http://www.disys.de/PCI_boards/ENG/pci_eng.htm lub coś robione na zamówienie więc mnie nie dziwi, że nie mają dokumentacji pod ręką.
Dziwi mnie tylko fakt połączenia tego CPLD z magistralą ISA. Był on CHYBA (z PDFa tak wynika) w latach 2002-2010, więc skąd ISA?

speedy9 napisał:

Nie wiem czy warto się interesować tym CPLD, bo tak, jak kolega Grzegorz77 stwierdził najprawdopodobniej odpowiada on głównie za obsługę magistrali.
A sama karta? Najprawdopodobniej jest to karta we/wy cyfrowych do sterownika PLC, stara wersja tej: http://www.disys.de/PCI_boards/ENG/pci_eng.htm lub coś robione na zamówienie więc mnie nie dziwi, że nie mają dokumentacji pod ręką.
Dziwi mnie tylko fakt połączenia tego CPLD z magistralą ISA. Był on CHYBA (z PDFa tak wynika) w latach 2002-2010, więc skąd ISA?

Jeśli karta jest kartą wyjść cyfrowych to po co jej przetwornik ADC i inne układy toru analogowego?

Ta cała sekcja wygląda jakby służyła do współpracy z inną kartą (złącze XBUS).

Tu masz dokumentację i schemat programatora do tego układu , możesz porównać , w sumie to powinien działać każdy JTAG
http://www.fpga.com.cn/lattice/lattice_cable.pdf
Do tych układów producent dostarczał program "Lattice pDS Software" dla windows 3.1
http://noel.feld.cvut.cz/vyu/apo/lattice/beginner.pdf

Każdy JTAG czyli że zadziałać może na przykład taki kabel - od Xilinxa? chyba nie...

Spróbuję w weekend złożyć uproszczoną wersję JTAGa i ściągnąć pDS Software od Lattice. Czy nie ma innego softu do tego? przecież win 3.1 i układ produkowany w latach 2002 - 2010 chyba troszkę się rozmijają...

ghost666 napisał:

układ produkowany w latach 2002 - 2010

To nie jest pewna informacja, a jedynie wywnioskowana z PDFa. Na pewno produkowali te układy do 2010 roku, ale od kiedy?

speedy9 napisał:

ghost666 napisał:

układ produkowany w latach 2002 - 2010

To nie jest pewna informacja, a jedynie wywnioskowana z PDFa. Na pewno produkowali te układy do 2010 roku, ale od kiedy?

2002 wnioskowałem z najstarszego datasheeta który znalazłem, jednakże istotnie może to być starszy układ. Mimo wszystko, jeśli producent robił je do 2010 roku to chyba wypuścił do niego jakieś narzędzie na systemy po 1993 roku.

Właśnie to jest ciekawe, bo wszędzie piszą tylko o "Lattice pDS", które było pod Win 3.1 (dało się uruchomić pod Win95). Trafiłem też na jakiś wpis z 2002, że ktoś "bawił się" tymi układami 18 lat wcześniej...

[EDIT] ispDesignEXPERT wspiera ispLSI1032 jeśli to pomocne

speedy9 napisał:

Właśnie to jest ciekawe, bo wszędzie piszą tylko o "Lattice pDS", które było pod Win 3.1 (dało się uruchomić pod Win95). Trafiłem też na jakiś wpis z 2002, że ktoś "bawił się" tymi układami 18 lat wcześniej...

[EDIT] ispDesignEXPERT wspiera ispLSI1032 jeśli to pomocne

OK, tak czy inaczej - podstawowym problemem jest w ogóle zgranie wsadu... może są jakieś inne narzędzia?

Prawdopodobnie obsługuje ten układ ispVM system .
Tu są do pobrania różne wersje , trzeba tylko się zarejestrować
http://www.latticesemi.com/dynamic/index.cfm?fuseaction=view_documents&sloc=01-01-07-30-01

Trochę dziwnie to wygląda bo na początku piszesz że nie chce Ci się ściągać 700MB softu a później z kolei chcesz rozrysowywać schemat karty i logikę układu z kilkoma tysiącami bramek. Czy poza zaspokojeniem ciekawości i ewentualną nauką RE ma ta karta jakąś wartość dla Ciebie jeśli tak to są firmy które mogą Ci zrobić rendgenowskie zdjęcia mikroskopowe układu. Wiesz co to za karta i czy Ci się przyda ? Ja tam się na elektronice nie znam ale to złącze przy układzie wygląda jak JTAG (jak nie to czarne to może to obok bez pinów) jeśli masz pdf-a to wiesz gdzie układ ma jtaga. Tak jak ktoś pisał to pewnie karta we/wy sterownika PLD a że ma ciekawe układy to pewnie są dodatkowo we/wy analogowe plus liczniki, multipleksery do tego układu BB (coby taniej było) itd. Najprościej ściągnąć dokumentacje do wszystkich układów i w 15 minut będziesz wiedział co ta karta robi bez ponoszenia kosztów na decap cpld.

robik2 napisał:

Trochę dziwnie to wygląda bo na początku piszesz że nie chce Ci się ściągać 700MB softu a później z kolei chcesz rozrysowywać schemat karty i logikę układu z kilkoma tysiącami bramek. Czy poza zaspokojeniem ciekawości i ewentualną nauką RE ma ta karta jakąś wartość dla Ciebie jeśli tak to są firmy które mogą Ci zrobić rendgenowskie zdjęcia mikroskopowe układu. Wiesz co to za karta i czy Ci się przyda ? Ja tam się na elektronice nie znam ale to złącze przy układzie wygląda jak JTAG (jak nie to czarne to może to obok bez pinów) jeśli masz pdf-a to wiesz gdzie układ ma jtaga. Tak jak ktoś pisał to pewnie karta we/wy sterownika PLD a że ma ciekawe układy to pewnie są dodatkowo we/wy analogowe plus liczniki, multipleksery do tego układu BB (coby taniej było) itd. Najprościej ściągnąć dokumentacje do wszystkich układów i w 15 minut będziesz wiedział co ta karta robi bez ponoszenia kosztów na decap cpld.

Nie chce mi się ściągać softu na darmo jeśli nie ma funkcjonalności sczytania konfiguracji z układu, wyraziłem się chyba jasno.

RE robię dla zabawy i nauki, a przy okazji z chęci uruchomienia tej karty i wykorzystania.

Te wyjścia to nie JTAG, ten nie jest nigdzie jawnie wyprowadzony.

Czemu tak uważasz że to karta we/wy sterownika PLC (bo chyba to miałeś na myśli)? jakieś przemawiają za tym argumenty czy to tylko "gdybactwo"?

Zadałem tutaj bardzo konkretne pytanie odnośnie odczytania i analizy konfiguracji układu CPLD. Jeśli uważa ktoś że może mi coś mądrego zasugerować ponad to to czekam, ale jeśli ktoś uważa że jak ściągnę karty katalogowe układów (co oczywiście już dawno zrobiłem) to w magiczny sposób poznam sposób działania karty (sposób! a nie to jakie może mieć funkcje) to niech lepiej daruje sobie pisanie w tym temacie.

Temat zamykam, widzę że nikt nie ma nic konstruktywnego do powiedzenia, ale oczywiście "zna się lepiej" i "zrobiłby to inaczej", jednakowoż nie jest w stanie pochwalić się jakąkolwiek wiedzą merytoryczną odnośnie odczytu i analizy pliku konfiguracyjnego układu CPLD.