[Rozwiązano] 8051 z zewnętrzną pamięcią danych oraz przetwornikiem A/C

Witam,

Od razu chciałbym zaznaczyć, że jestem kompletnie zielony w tematach mikrokontrolerów. Moim zadaniem było zaprojektowanie układu 8051 (tak wiem jest to przestarzały układ i nie jest wybrany przeze mnie - studia) z zewnętrzną pamięcią danych 32kB oraz przetwornika A/C wpiętego w przestrzeń adresową danych.

Układ zaprojektowałem (odtworzyłem) z czasopisma "Mikrokontrolery? To takie proste...", lecz niestety nie udało mi się znaleźć połączenia z przetwornikiem A/C. Schemat zaprojektowałem na podstawie innych wpisów na forum i nie jestem do końca przekonany, czy jest on dobry.

Z góry proszę o wyrozumiałość.

jakubwisniewski1337 napisał:

z zewnętrzną pamięcią danych 32kB oraz przetwornika A/C wpiętego w przestrzeń adresową danych.

Jest źle. Skoro ma być w przestrzeni adresowej to musi być dekoder adresu który ustawi sygnał CS/ dla przetwornika po wybraniu konkretnego adresu nie będącego zajętym przez inne peryferia. Spójrz do noty katalogowej tego MAX150;



Przykładowy schemat odnosi się co prawda do Z80, który ma dodatkowe sygnały żądania dostępu do pamięci (MREQ/) i innych peryferiów (IORQ/) ale jest podobieństwo. 32kB zajmuje SRAM, więc dekoder powinien wystawiać dla przetwornika sygnał CS/ powyżej tych 32kB. Dodatkowo, całkowicie niepotrzebnie zanegowałeś sygnały RD/ i WR/ dla przetwornika. Powinieneś zanegować sygnał przerwania z przetwornika (aktywny wysoki) dla procesora (aktywny niski).

Jeśli ADC ma być w przestrzeni danych to nie powinieneś mu sterować linią ~CS z wyjścia ~PSEN.
Najprostszym dekoderem adresowym w tym układzie było by jeszcze połączenie A15 przez inwerter do ~CS przetwornika. Wtedy RAM będzie zajmował pierwsze 32KB XRAM, a przetwornik będzie widoczny w drugiej jej połówce. Dekodowanie niepełne nie będzie miało tu znaczenia.

A i jeszcze ~EA do 5V. No chyba, że ADC służy tu za losowy generator kodu.

Układ ma jeszcze jeden błąd - !EAVPP nie powinien być podłączony do masy - Tak jak jest obecnie procesor spróbuje załadować kod z pamięci zewnętrznej a to jest RAM czyli ktoś musiał by wcześniej go tam załadować. Można by dodać ROM (EPROM, EEPROM) i używając !PSEN ładować kod programu z ROM a wykonywać inne cykle pamięci na RAM ale tego nie było w zadaniu więc chyba kod powinien się wykonywać z wewnętrznej pamięci ROM (dla 87C51 to jest EPROM ale chyba OTP czyli raz programowalny).
Nie do końca jestem pewien trybu pracy przetwornika (ustawiono WR-RD) - czy czasowo w cyklach 87C51 i tego przetwornika wszystko się będzie zgadzać.

Jeżeli dobrze rozumiałem i narysowałem to schemat wygląda tak:

Kolejne pytanie, które mi się nasunęło to, czy dekoder może być połączeniem bramek logicznych AND, które na wejściach będą miały wejścia A0-A14? A15 jest mi niepotrzebne, gdyż moja pamięć ma jedynie 32kB?


Również poprawiłem wyjście przerwania INT, który zanegowałem oraz wejście ~EA, które omyłkowo podłączyłem do masy.

ArturAVS napisał:

dekoder powinien wystawiać dla przetwornika sygnał CS/ powyżej tych 32kB. Dodatkowo, całkowicie niepotrzebnie zanegowałeś sygnały RD/ i WR/ dla przetwornika. Powinieneś zanegować sygnał przerwania z przetwornika (aktywny wysoki) dla procesora (aktywny niski).

Dodano po 3 [minuty]:

Inwerter to znaczy? Dodałem "własny" dekoder adresowy złożony z bramek logicznych AND oraz NOT, czy coś takie spełniałoby swoje zadanie?

EA poprawione

ZbeeGin napisał:

Jeśli ADC ma być w przestrzeni danych to nie powinieneś mu sterować linią ~CS z wyjścia ~PSEN.
Najprostszym dekoderem adresowym w tym układzie było by jeszcze połączenie A15 przez inwerter do ~CS przetwornika. Wtedy RAM będzie zajmował pierwsze 32KB XRAM, a przetwornik będzie widoczny w drugiej jej połówce. Dekodowanie niepełne nie będzie miało tu znaczenia.

A i jeszcze ~EA do 5V. No chyba, że ADC służy tu za losowy generator kodu.

jakubwisniewski1337 napisał:

Jeżeli dobrze rozumiałem i narysowałem to schemat wygląda tak:

NIE! Dlaczego zmieniasz oznaczenia pinów układów? W pierwszym schemacie masz stan aktywny wysoki dla INT przetwornika, w tym który teraz dołączyłeś zmieniłeś go na niski. I tu już negacja tego sygnału jest bez sensu.

jakubwisniewski1337 napisał:

Kolejne pytanie, które mi się nasunęło to, czy dekoder może być połączeniem bramek logicznych AND, które na wejściach będą miały wejścia A0-A14? A15 jest mi niepotrzebne, gdyż moja pamięć ma jedynie 32kB?

Przestrzeń adresowa to 64kB, czyli 16-cie bitów adresu. A15 z logicznym zerem daje informację że używana jest dolna połówka czyli pierwsze 32kB (SRAM 62256), logiczna jedynka to górna połówka 64kB przestrzeni adresowej. Do tego dochodzi pamięć EPROM/OTP wbudowana w kontroler, tak że dekoder adresów musi być tak zaprojektowany aby adres przetwornika nie pokrył się z innym adresem pamięci. Trzeba sprawdzić w nocie '51 w jaki sposób jest dzielona pamięć i pod tym względem zaprojektować/dobrać dekoder adresów. Tu często dobrze się sprawdza 74138.

Podłączyłem układ 74138 do mojego schematu z pomocą książki "Projektowanie systemów mikroprocesorowych" Pawła Hadama. Według książki schemat ten pozwala na podłączenie 60kB pamięci RAM oraz "8 podzespołów dołączonych do magistrali systemowej mikrokontrolera, które mogą również mieć własne wejścia adresowe.", poniżej również znalazłem tabele z przestrzenią adresową określoną przez dekoder:



Schemat ostatecznie wygląda tak:

ArturAVS napisał:

Tu często dobrze się sprawdza 74138.

jakubwisniewski1337 napisał:

Schemat ostatecznie wygląda tak:

Wygląda ok. Analizowałeś logicznie adresy?

Można by też linię A15 podpiąć bezpośrednio do ~CE pamięci RAM i poprzez negator np. 74HC1G04 zanegowaną wartość !A15 podpiąć do ~CS układu MAX150. Rejestr przetwornika byłby co prawda dostępny pod każdym adresem 0x8000-0xFFFF, ale dekoder za to prościutki.

Już to proponowałem. Niestety przedmówcy chcą to na siłę skomplikować.
Przypominam, że przestrzeń XRAM w klasycznym procesorze 8051 to zupełnie odrębna przestrzeń adresowa i do jej adresowania używa się rejestru DPTR oraz specjalnych instrukcji MOVX tylko do niej się odwołujących. Nie trzeba pamięci w tej przestrzeni gdzieś mapować omijając IRAM.

Zamykam