logo elektroda
logo elektroda
X
logo elektroda
REKLAMA
REKLAMA
Adblock/uBlockOrigin/AdGuard mogą powodować znikanie niektórych postów z powodu nowej reguły.

Dlaczego stan logicznej jedynki wynosi 3,4V zamiast 5V w układzie z 74LS00?

dejmos 20 Lip 2007 17:44 1790 7
REKLAMA
  • #1 4099041
    dejmos
    Poziom 23  
    Posty: 450
    Pomógł: 69
    Ocena: 165
    Zmontowałem niedawno układzik, którego schemat znajduje się z w załączniku. Krótki opis zasady działania:
    Komparatory w zależności od wartości napięć na wejściach mają wystawiać na wyjścia stano 1 lub 0. I to jest podawane na wejścia przerzutników RS utworzonych na bramkach NAND ( 74LS00). Z jednego przerzutnika jest brana wartość Q z drugiego /Q i podawane są te stany na wejście bramki NAND następnie sygnał jest negowany i podawany na tranzystor i na wyjście.
    Czyli gdy na pierwszym komparatorze jest 1 na drugim 0 na wyjściu układu mamy jedynkę gdy drugi komparator zmieni stan swojego wyjścia na 1 na wyjściu układu pojawi się zero.
    A moje pytanie brzmi:
    Co jest w układzie nie tak że w miejscach oznaczonych na niebiesko wszystko jest dobrze a w miejscach oznaczonych na czerwono stan logicznej jedynki ma poziom 3,4V a nie jakby się mogło spodziewać 5V (ze stanem logicznego zera jest wszystko ok bo wynosi około 0,15V)
    Jeżeli macie jakieś propozycje co do poprawy układu to będę bardzo wdzięczny :-)
    Dlaczego stan logicznej jedynki wynosi 3,4V zamiast 5V w układzie z 74LS00?
  • REKLAMA
  • #2 4099058
    neo_dc
    Poziom 32  
    Posty: 2206
    Pomógł: 178
    Ocena: 211
    Moim zdaniem to GND nad R17 niepotrzebne.
  • REKLAMA
  • #3 4099075
    dejmos
    Poziom 23  
    Posty: 450
    Pomógł: 69
    Ocena: 165
    To jest podciąganie wyjścia do masy przy braku tego połączenia z masą lub plusem przez rezystor R20 jest tak samo 3,4V (Poprawiłem trochę schemat bo mogło się wydawać że rezystor R17 jest z nią połączony. Scalaki 74LS00 też są dobre bo sprawdzałem na kilu różnych i zawsze było tak samo).
    Dlaczego stan logicznej jedynki wynosi 3,4V zamiast 5V w układzie z 74LS00?
  • REKLAMA
  • Pomocny post
    #4 4099089
    jony
    Specjalista elektronik
    Posty: 7543
    Pomógł: 1821
    Ocena: 882
    Jest to typowe napięcie wyjściowe w stanie wysoki dla okładów TTL
    Zobacz tu
    http://hct.ece.ubc.ca/research/sidgroove/datasheets/74LS00.pdf
    Parametr Uoh
    5V to w układach CMOS
    http://www.fairchildsemi.com/ds/CD/CD4011BC.pdf

    PS. Diody z rezystorami podłącz do kolektorów, a wtedy te 3.4V wystarczy do ich zaswiecenia. No i wtedy trzeba zwiekszyc rezystory w bazach .
  • #6 4099123
    dejmos
    Poziom 23  
    Posty: 450
    Pomógł: 69
    Ocena: 165
    Dzięki :-) ... Chociaż zawsze myślałem że dla TTL stan jedynki musi być powyżej 4,5V. A z tymi diodkami to też myślałem że powinny być w obwodzie kolektora. Tylko wytrawiłem już płytkę pod taki układzik i dlatego nie zmieniałem. A czy to duży błąd jeżeli dioda jest w obwodzie emitera?

    Dodano po 2 [minuty]:

    Jeżeli wylutuję tranzystory jest to samo czyli 3,4V ale jak już się okazało wartość 3,4V to normalny stan 1 dla TTL.
  • REKLAMA
  • Pomocny post
    #7 4099134
    jony
    Specjalista elektronik
    Posty: 7543
    Pomógł: 1821
    Ocena: 882
    Układy TTL zbudowane z bipolarnych tranzystorów, są zasilane napięciem stałym 5 V. Sygnał TTL jest niski (logiczne "0"), gdy potencjał ma wartość od 0 V do 0,8 V w odniesieniu do masy, wysoki (logiczna "1") przy wartości potencjału między 2 V a 5 V.
    http://pl.wikipedia.org/wiki/Transistor-Transistor_Logic
    Powyżej 4V to może będzie w wersji cmos 74HCxx

    dejmos napisał:
    A czy to duży błąd jeżeli dioda jest w obwodzie emitera?

    Tak bo wtedy diody sterowana są tym napięciem 3.4V minus 0.7V itp. (tranzystory jako wtórnik napięcia)
    A jak podłączysz do kolektora to diody "dostają" całe 5V.

Podsumowanie tematu

✨ W układzie z bramkami 74LS00 (TTL) obserwowany poziom logicznej jedynki wynoszący około 3,4 V zamiast spodziewanych 5 V jest typowy dla technologii TTL. Stan wysoki w układach TTL mieści się w zakresie od około 2 V do 5 V, a dokładne napięcie wyjściowe zależy od charakterystyki wewnętrznej układu. W przeciwieństwie do układów CMOS, które mogą dostarczać napięcie bliskie 5 V na wyjściu, układy 74LS00 mają niższe napięcie Uoh. W przypadku podłączonych diod LED i tranzystorów, umieszczenie diody w obwodzie emitera powoduje, że dioda otrzymuje napięcie około 3,4 V minus spadek napięcia na złączu (~0,7 V), co jest wystarczające do jej świecenia, ale można poprawić jasność i stabilność, podłączając diody do kolektora tranzystora i zwiększając rezystory bazowe. Wartość logicznego zera około 0,15 V jest prawidłowa. Problem z napięciem nie wynika z uszkodzenia układu, gdyż testy na różnych scalakach 74LS00 potwierdziły powtarzalność tego zjawiska.
Wygenerowane przez model językowy.
REKLAMA